半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：船橋國則
公報種別：公開公報
出願番号（国際出願番号）：特願2000-320686
公開番号（公開出願番号）：特開2002-134711
出願日： 2000年10月20日
公開日（公表日）： 2002年05月10日
要約：

【要約】【課題】シリコン原子のマイグレーションを阻害する要因を排除して、良好なHSGを形成を図るとともに、コンタクトホール周辺での窪みを解消して、製品の歩留まりの向上を図る。【解決手段】スタック型キャパシタを備えた半導体装置の製造方法であって、前記キャパシタ下部電極21aよりウエットエッチングにおける選択比が高い材料でコンタクト(蓄積ノードコンタクト)18を形成することを特徴とする半導体装置の製造方法である。

請求項（抜粋）：

スタック型キャパシタを備えた半導体装置の製造方法であって、前記キャパシタの下部電極よりウエットエッチングにおける選択比が高い材料で蓄積ノードコンタクトを形成することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 27/108 , H01L 21/8242

Fターム (11件)：

5F083AD29 , 5F083AD62 , 5F083JA04 , 5F083JA38 , 5F083JA56 , 5F083MA06 , 5F083MA17 , 5F083PR03 , 5F083PR16 , 5F083PR39 , 5F083PR40

引用特許：

審査官引用 (7件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平9-007666 出願人：株式会社東芝
半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願平7-166092 出願人：三菱電機株式会社
集積回路のキャパシタの記憶ノード用接点ペデスタルを形成するための半導体処理方法
公報種別：公表公報出願番号：特願平9-534516 出願人：マイクロン・テクノロジー・インコーポレーテッド

全件表示

前のページに戻る