特許
J-GLOBAL ID:200903063849712168

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 篠部 正治
公報種別:公開公報
出願番号(国際出願番号):特願2003-362233
公開番号(公開出願番号):特開2005-129652
出願日: 2003年10月22日
公開日(公表日): 2005年05月19日
要約:
【課題】ウェハを薄膜化した後の工程で、ウェハ割れを防止し、ウェハや製造装置のコンタミネーションを防止し、ガラス基板が再利用できる半導体装置の製造方法を提供すること。【解決手段】表面構造5を形成した厚いウェハ6の裏面をバックグラインドとウェットエッチングで厚さを減らした後で、ガラス基板21にUVテープ22と発泡テープ23で構成される接着テープ24を介して貼り付け、その後、裏面構造15を形成することで、ウェハ割れを防止し、ウェハや製造装置のコンタミネーションを防止し、ガラス基板を再利用する。【選択図】 図1
請求項(抜粋):
裏面に加工工程を有する薄い半導体基板から形成される半導体装置の製造方法において、表面側に表面構造が形成された厚い半導体基板の裏面側から薄くして薄い半導体基板を形成する工程と、該薄い半導体基板の表面と支持基板とを固着層を介して貼り合わせる工程と、前記薄い半導体基板の裏面にイオン注入と熱処理を行う工程と、前記薄い半導体基板の裏面電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (4件):
H01L21/02 ,  H01L21/265 ,  H01L21/28 ,  H01L21/68
FI (4件):
H01L21/02 B ,  H01L21/265 602C ,  H01L21/28 A ,  H01L21/68 N
Fターム (18件):
4M104AA01 ,  4M104BB02 ,  4M104CC01 ,  4M104DD26 ,  4M104DD37 ,  4M104GG06 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH20 ,  5F031CA02 ,  5F031DA15 ,  5F031FA01 ,  5F031HA78 ,  5F031MA22 ,  5F031MA31 ,  5F031MA37 ,  5F031MA39
引用特許:
出願人引用 (3件)
  • 半導体素子の製造方法
    公報種別:公開公報   出願番号:特願2002-302137   出願人:富士電機デバイステクノロジー株式会社
  • 半導体装置の製造方法
    公報種別:公開公報   出願番号:特願2001-241953   出願人:富士電機株式会社
  • 特願2003-179725号公報
審査官引用 (5件)
全件表示

前のページに戻る