特許
J-GLOBAL ID：200903064060041494

半導体装置

発明者：
梅田 英和

梅田 英和 について

, 
引田 正洋

引田 正洋 について

, 
上田 哲三

上田 哲三 について

, 
田中 毅

田中 毅 について

, 
上田 大助

上田 大助 について


出願人/特許権者：
パナソニック株式会社

パナソニック株式会社 について


代理人 (11件)： 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2008-074539
公開番号（公開出願番号）：特開2009-231508
出願日： 2008年03月21日
公開日（公表日）： 2009年10月08日
要約：
【課題】窒化物半導体からなるノーマリオフ型の半導体装置であって、電流コラプスを抑制し且つ大電流密度及び高耐圧特性を得られるようにする。【解決手段】半導体装置は、基板101の上に形成されたアンドープGaN層103と、アンドープGaN層103の上に形成され、バンドギャップエネルギーがアンドープGaN層103よりも大きいアンドープAlGaN層104と、アンドープAlGaN層104の上に形成されたp型AlGaN層105及び高濃度p型GaN層106と、高濃度p型GaN層106の上に形成されたn型AlGaN層107とを有している。高濃度p型GaN層106におけるn型AlGaN層107に形成された開口部107aからの露出領域の上には、高濃度p型GaN層106とオーミック接触するゲート電極112が形成されている。【選択図】図1
請求項（抜粋）：
基板の上に形成された第1の窒化物半導体層と、 前記第1の窒化物半導体層の上に形成され、バンドギャップエネルギーが前記第1の窒化物半導体層のバンドギャップエネルギーよりも大きい第2の窒化物半導体層と、 前記第2の窒化物半導体層の上に形成され、p型不純物が添加された第3の窒化物半導体層と、 前記第3の窒化物半導体層の上に形成され、アンドープ又はn型不純物が添加された第4の窒化物半導体層と、 前記第3の窒化物半導体層における前記第4の窒化物半導体層に形成された開口部からの露出領域に接するように形成されたゲート電極とを備えていることを特徴とする半導体装置。
IPC (3件)：
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812
FI (1件)：
H01L29/80 H
Fターム (25件)：
5F102FA01 ,  5F102FA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GL07 ,  5F102GL08 ,  5F102GL09 ,  5F102GM04 ,  5F102GM08 ,  5F102GM09 ,  5F102GM10 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR01 ,  5F102GR04 ,  5F102GT03 ,  5F102GV08 ,  5F102HC01 ,  5F102HC11 ,  5F102HC15
引用特許：
出願人引用 (1件) 審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM