半導体集積回路および検査方法

発明者：
出願人/特許権者：
代理人 (1件)：加藤朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平6-224027
公開番号（公開出願番号）：特開平8-062298
出願日： 1994年08月26日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】被試験LSIの全機能端子数よりも少ない高速LSI試験機を使用して、被試験LSIの高速インターフェイス部分の試験を可能とするLSI及び検査方法の提供。【構成】高速インターフェイスの入力データを出力部にループバックするためのセレクタ(24)、ループバックデータを一時格納するFIFOバッファ(16)、ループバック動作を制御するシーケンサ(17)を持つ。これにより、高速インターフェイス部より入力されたデータを出力データとして高速インターフェイス部にループバックしLSI試験機で試験する。

請求項（抜粋）：

データを入力して内部回路に供給する入力部と、前記内部回路の出力結果を外部に出力する出力部と、テストモードを指示するテスト制御信号を入力し、テストモード時には、前記入力部の出力を前記出力部に入力させるループバック制御部と、を含む半導体集積回路。

IPC (5件)：

G01R 31/28 , H01L 21/66 , H01L 21/82 , H01L 27/04 , H01L 21/822

FI (3件)：

G01R 31/28 V , H01L 21/82 T , H01L 27/04 T

引用特許：

審査官引用 (14件)

特開平3-267775
テスト回路
公報種別：公開公報出願番号：特願平4-062300 出願人：沖電気工業株式会社
特開平2-051244

全件表示

前のページに戻る