半導体デバイス製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2000-115187
公開番号（公開出願番号）：特開2001-298028
出願日： 2000年04月17日
公開日（公表日）： 2001年10月26日
要約：

【要約】【課題】バリア金属膜とCVD法によって形成される金属導体膜との間の密着性に優れる半導体デバイスの製造方法を提供する。【解決手段】ビア孔14aおよび配線溝の側壁およびビア孔14の底にTaを用いてバリア金属膜22を形成する(バリア金属膜形成工程:S3)。ついで、SiH4等の還元性ガス雰囲気下で加熱処理する(第1の還元処理工程:S4)。ついで、バリア金属膜22上にCVD法によってCuを用いた金属導体膜24を形成する(金属導体膜形成:S5)。ついで、電気メッキ法により金属導体膜24上にCuを堆積し、金属導体部26を形成する(S6)。ついで、NH3等の還元性ガス雰囲気下で加熱処理する(第2の還元処理工程:S7)。最後に、CMP法により金属導体部26を研磨して平坦化処理する(S8)。

請求項（抜粋）：

基板上に直接にまたは絶縁体膜を介してバリア金属膜を形成するバリア金属膜形成工程と、該バリア金属膜上にCVD法によって金属導体膜を形成する金属導体膜形成工程とを含む半導体デバイス製造方法において、該バリア金属膜形成工程と該金属導体膜形成工程との間に、加熱条件下第1の還元性ガスに暴露する第1の還元処理工程と、該金属導体膜形成工程の後に、加熱条件下第2の還元性ガスに暴露する第2の還元処理工程と、を有することを特徴とする半導体デバイス製造方法。

IPC (8件)：

H01L 21/3205 , C23C 16/02 , C23C 16/56 , C25D 7/12 , H01L 21/28 , H01L 21/28 301 , H01L 21/285 , H01L 21/768

FI (8件)：

C23C 16/02 , C23C 16/56 , C25D 7/12 , H01L 21/28 A , H01L 21/28 301 R , H01L 21/285 C , H01L 21/88 R , H01L 21/90 A

Fターム (65件)：

4K024AA09 , 4K024AB01 , 4K024AB02 , 4K024AB15 , 4K024BA11 , 4K024BB12 , 4K024BC10 , 4K024DA10 , 4K024DB01 , 4K024GA01 , 4K030AA11 , 4K030BA01 , 4K030CA04 , 4K030DA03 , 4K030DA08 , 4K030JA10 , 4K030LA15 , 4M104BB17 , 4M104BB32 , 4M104BB33 , 4M104CC01 , 4M104DD22 , 4M104DD33 , 4M104DD34 , 4M104DD43 , 4M104DD44 , 4M104DD52 , 4M104DD77 , 4M104DD79 , 4M104FF16 , 4M104HH08 , 5F033HH21 , 5F033HH32 , 5F033HH34 , 5F033JJ21 , 5F033JJ32 , 5F033JJ34 , 5F033KK11 , 5F033KK32 , 5F033MM02 , 5F033MM12 , 5F033MM13 , 5F033NN06 , 5F033NN07 , 5F033PP01 , 5F033PP04 , 5F033PP06 , 5F033PP09 , 5F033PP11 , 5F033PP14 , 5F033PP19 , 5F033PP27 , 5F033PP33 , 5F033QQ00 , 5F033QQ09 , 5F033QQ19 , 5F033QQ48 , 5F033QQ73 , 5F033QQ85 , 5F033QQ91 , 5F033QQ92 , 5F033QQ96 , 5F033QQ98 , 5F033WW03 , 5F033XX13

引用特許：

審査官引用 (13件)

埋め込み導電層の形成方法
公報種別：公開公報出願番号：特願平8-039495 出願人：富士通株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-350393 出願人：富士通株式会社
配線形成方法
公報種別：公開公報出願番号：特願平4-078346 出願人：ソニー株式会社

全件表示

前のページに戻る