特許
J-GLOBAL ID：200903064807872560
複合化フラッシュメモリ装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願2006-224621
公開番号（公開出願番号）：特開2006-309943
出願日： 2006年08月21日
公開日（公表日）： 2006年11月09日
要約：
【課題】データの書込み又は消去をしながら読出しも同時に行えるようにする。【解決手段】メモリ部としてフラッシュメモリ素子のメモリアレイからなる制御命令メモリ部12Aと、やはりフラッシュメモリ素子の小さなセクターサイズ群で構成されるデータメモリ部12Bを備え、制御命令メモリ部12Aのアクセスを可能にするPFE信号とデータメモリ部12Bのアクセスを可能にするDFE信号の切換えによって、選択されたメモリ部で使用される。DFE信号によってデータメモリ部12Bを選択して書込み又は消去が開始されると、その後はDFE信号とPFE信号を切り換えて制御命令メモリ部12Aのアクセスを可能にすることにより、制御命令メモリ部12Aの情報を読み出すことができるようになる。【選択図】図2
請求項（抜粋）：
フラッシュメモリ素子からなるメモリ部として、制御命令格納用の制御命令メモリ部とデータ格納用のデータメモリ部とを備え、
データメモリ部は複数個のメモリ素子からなる最小消去単位としてのセクターに分割されており、
制御命令メモリ部とデータメモリ部は、アドレスピンを共用しそれぞれのアドレス空間の全部又は一部を使用してアクセスされ、データメモリ部の書込み又は消去時に制御命令メモリ部の読出しを行なうことができることを特徴とする複合化フラッシュメモリ装置。
IPC (1件)：
FI (2件)：
G11C17/00 614
, G11C17/00 612F
5B125BA01
, 5B125CA08
, 5B125DA09
, 5B125DB11
, 5B125DC03
, 5B125DE02
, 5B125DE06
, 5B125DE20
, 5B125EA07
, 5B125EF09
, 5B125FA04
