特許
J-GLOBAL ID：200903064843706464

半導体装置及びその製造方法

発明者：
中村 俊二

中村 俊二 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-315370
公開番号（公開出願番号）：特開2000-124423
出願日： 1998年10月20日
公開日（公表日）： 2000年04月28日
要約：
【要約】【課題】 半導体装置及びその製造方法に関し、下部プラグとストレージノードとの間の位置ずれが生じても、ストレージノードの剥離とリーク電流の発生を防止する。【解決手段】 キャパシタを構成する凸状構造の下層電極4と下部接続電極1との間に設けられた密着性改善層3の側壁部に間隙を設け、この間隙の少なくとも一部を空洞7のままとすることによって、キャパシタを構成する上層電極6と密着性改善層3との間を空洞7によって絶縁分離する。
請求項（抜粋）：
キャパシタを構成する凸状構造の下層電極と下部接続電極との間に設けられた密着性改善層の側壁部に間隙を設け、前記間隙の少なくとも一部を空洞のままとすることによって、キャパシタを構成する上層電極と前記密着性改善層との間が空洞を介して絶縁分離されたキャパシタを有することを特徴とする半導体装置。
IPC (8件)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (5件)：
H01L 27/10 621 B ,  H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 651 ,  H01L 29/78 371
Fターム (21件)：
5F001AA17 ,  5F038AC05 ,  5F038AC09 ,  5F038AC14 ,  5F038EZ20 ,  5F083AD10 ,  5F083AD24 ,  5F083AD42 ,  5F083AD48 ,  5F083AD54 ,  5F083GA06 ,  5F083GA19 ,  5F083GA21 ,  5F083GA30 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA06 ,  5F083MA17 ,  5F083PR39 ,  5F083PR40
引用特許：
出願人引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM