プロセッサアーキテクチャ

発明者： ,
出願人/特許権者：
代理人 (1件)：片山修平
公報種別：公表公報
出願番号（国際出願番号）：特願2002-551657
公開番号（公開出願番号）：特表2004-525439
出願日： 2001年10月19日
公開日（公表日）： 2004年08月19日
要約：

以下のものを含むプロセッサアーキテクチャが提供される:複数の第1のバスペア、それぞれの第1のバスペアはそれぞれ1番目の方向(例えば、左から右)に走る第1のバスとそれぞれ1番目とは反対の2番目の方向(例えば、左から右)に走る第2のバスを含む;多数の第2のバスペア、それぞれの第2のバスペアはそれぞれ3番目の方向(例えば、下方向)に走る第3のバスとそれぞれ3番目とは反対の4番目の方向(例えば、上方向)に走る第4のバスを含む;複数のスイッチマトリクス、それぞれのスイッチマトリクスは第1のバスペアと第2のバスペアの交差点に置かれている;及びアレイ状に配置された複数の要素、各要素は第1のバス又は第2のバスからデータを受け取り、第1のバス又は第2のバスにデータを転送する。アレイの各要素は、受け取ったデータで演算する処理要素と、受け取ったデータを保存するメモリ要素を含む。このアーキテクチャによって、必要なメモリが比較的小さなもので済み、メモリの要求はローカルメモリ要素で満たされる。

請求項（抜粋）：

第1の方向に走る第1のバスと前記第1の方向とは反対の第2の方向に走る第2のバスとを含む複数の第1のバスペアと、第3の方向に走る第3のバスと該第3の方向とは反対の第4の方向に走る第4のバスとを含む複数の第2のバスペアと、第1のバスペアと第2のバスペアとの交差点に位置する複数のスイッチマトリクスと、アレイ状に配置され、第1又は第2のバスからデータを受けとり、データを第1又は第2のバスに転送する複数の要素とを有するプロセッサアーキテクチャ。

IPC (1件)：

G06F7/00

FI (1件)：

G06F7/00 A

Fターム (7件)：

5B022AA04 , 5B022CA00 , 5B022CA03 , 5B022CA05 , 5B022CA06 , 5B022DA02 , 5B022FA09

引用特許：

審査官引用 (10件)

可変論理集積回路
公報種別：公開公報出願番号：特願平8-118620 出願人：株式会社日立製作所
演算装置
公報種別：公開公報出願番号：特願平8-055484 出願人：有限会社サングラフィックス
演算装置
公報種別：公開公報出願番号：特願平8-055489 出願人：有限会社サングラフィックス

全件表示

前のページに戻る