特許
J-GLOBAL ID：200903066057347925
半導体素子テスト回路
発明者：
出願人/特許権者：
代理人 (1件)：
林 恒徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-319371
公開番号（公開出願番号）：特開2001-141784
出願日： 1999年11月10日
公開日（公表日）： 2001年05月25日
要約：
【要約】【課題】簡単な手段でSCAN動作期間を調整することができる半導体素子テスト回路を提供することにある。【解決手段】半導体素子(LSI)に構成されるシステム回路に含まれるSCAN回路の最後段に期間調整用フリップフロップが追加される。これにより、簡単にSCAN動作期間を調整することができる。
請求項（抜粋）：
半導体素子に構成されるシステム回路をテストするための半導体素子テスト回路において、それぞれレーシング防止回路を含むn個のテスト用フリップフロップ回路と、追加のフリップフロップ回路とを備え、前記テスト用フリップフロップ回路は、前記システム回路の一部を構成し、k(kは1〜n-1)番目のテスト用フリップフロップ回路のテスト信号出力端子は、k+1番目のテスト用フリップフロップ回路のテスト信号入力端子と接続し、n番目のテスト用フリップフロップ回路から出力されるテスト信号が前記追加のフリップフロップ回路に入力されることを特徴とする半導体素子テスト回路。
IPC (2件)：
G01R 31/28
, G06F 11/22 360
G06F 11/22 360 P
, G01R 31/28 G
2G032AA01
, 2G032AA04
, 2G032AC10
, 2G032AF01
, 5B048AA20
, 5B048CC18
, 9A001BB05
, 9A001LL05
