特許
J-GLOBAL ID：200903066695632130
低誘電率膜用高堆積率レシピ
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
長谷川 芳樹 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-154646
公開番号（公開出願番号）：特開平10-340900
出願日： 1998年06月03日
公開日（公表日）： 1998年12月22日
要約：
【要約】【課題】 半導体基板上の高アスペクト比の溝内に低誘電率のフッ素ドープ絶縁膜を堆積させる方法と装置とを含む技術を提供する。【解決手段】 低誘電率を持つ絶縁膜は、当該膜が堆積されるにつれて、同時に行うエッチングの率を低減することにより、より急速に形成される。プロセスガスは、シリコン含有ガスとフッ素含有ガスとからプラズマに形成される。膜の堆積を高めるため、RF電界によってプラズマはバイアスをかけられる。堆積とエッチングは同時に起こる。堆積プロセスの後の方の部分で、バイアスRFパワーを下げることにより堆積対エッチングの相対比を高めることにより、基板の表面温度を下げ、スパッタリング活動とエッチング活動とを低減する。RFパワーレベルを固定したプロセスに比べて、プロセス時間が短縮される。基板上の膜安定性、膜による保水性、および基板上の構造の腐食は、すべて改善される。この膜は、比較的均一な低誘電率を有し、アスペクト比が少なくとも4:1でギャップが0.5μm未満の溝を充填することができる。
請求項（抜粋）：
基板上に膜を形成する方法であって:(a)ケイ素含有ガス、ハロゲン含有ガス、および酸素を、第1の流量でチャンバへ流入させるステップと;(b)RFソースジェネレータを用いて、前記チャンバ内にプラズマを生成するステップと;(c)RFバイアスジェネレータを用いて、第1のバイアスパワーレベルでRFバイアスパワーを、前記プラズマへ印加するステップと;(d)第1の堆積対エッチング比(deposition-to-etch ratio)で膜の第1の部分を、基板上に堆積させるステップと;(e)前記ケイ素含有ガスと前記ハロゲン含有ガスの前記第1の流量を、第2の流量へ増加させるステップと;(f)前記RFバイアスパワーを、第2のバイアスパワーレベルへ低減するステップと;(g)前記第1の堆積対エッチング比より大きい第2の堆積対エッチング比で、基板上に膜の第2の部分を堆積させるステップと;を含む方法。
IPC (3件)：
H01L 21/316
, H01L 21/31
, H01L 21/205
H01L 21/316 X
, H01L 21/31 C
, H01L 21/205
