特許
J-GLOBAL ID：200903067528950704

半導体装置

発明者：
宮永 昭治

宮永 昭治 について

, 
大谷 久

大谷 久 について

, 
竹村 保彦

竹村 保彦 について


出願人/特許権者：
株式会社半導体エネルギー研究所

株式会社半導体エネルギー研究所 について


公報種別：公開公報
出願番号（国際出願番号）：特願2001-280261
公開番号（公開出願番号）：特開2002-158234
出願日： 1993年12月22日
公開日（公表日）： 2002年05月31日
要約：
【要約】 (修正有)【課題】 絶縁表面を有する基板上に形成された薄膜トランジスタを有し、前記薄膜トランジスタを用いて形成されたCPUを有する半導体装置を提供する。【解決手段】 絶縁表面を有する基板上に形成された薄膜トランジスタを有し、前記薄膜トランジスタを用いて形成されたCPUを有する半導体装置であって、前記薄膜トランジスタのチャネル形成領域は、結晶化を助長する元素を含有しかつ結晶化された半導体膜でなることを特徴とする。
請求項（抜粋）：
絶縁表面を有する基板上に形成された薄膜トランジスタを有し、前記薄膜トランジスタを用いて形成されたCPUを有する半導体装置であって、前記薄膜トランジスタのチャネル形成領域は、結晶化を助長する元素を含有しかつ結晶化された半導体膜でなることを特徴とする半導体装置。
IPC (4件)：
H01L 21/336 ,  G02F 1/1368 ,  H01L 21/20 ,  H01L 29/786
FI (3件)：
G02F 1/1368 ,  H01L 21/20 ,  H01L 29/78 627 G
Fターム (64件)：
2H092GA59 ,  2H092JA24 ,  2H092JA28 ,  2H092KA05 ,  2H092KA10 ,  2H092MA05 ,  2H092MA28 ,  2H092NA21 ,  5F052AA02 ,  5F052AA12 ,  5F052AA17 ,  5F052AA24 ,  5F052BB07 ,  5F052DB02 ,  5F052DB03 ,  5F052FA06 ,  5F052FA19 ,  5F052HA01 ,  5F052JA01 ,  5F052JA04 ,  5F110AA17 ,  5F110BB02 ,  5F110BB04 ,  5F110BB05 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110EE06 ,  5F110EE34 ,  5F110EE44 ,  5F110FF02 ,  5F110FF32 ,  5F110GG02 ,  5F110GG13 ,  5F110GG17 ,  5F110GG25 ,  5F110GG45 ,  5F110GG47 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ12 ,  5F110HJ18 ,  5F110HJ23 ,  5F110HL01 ,  5F110HL03 ,  5F110HL11 ,  5F110HM14 ,  5F110NN03 ,  5F110NN04 ,  5F110NN23 ,  5F110NN27 ,  5F110NN35 ,  5F110NN36 ,  5F110NN72 ,  5F110NN78 ,  5F110PP03 ,  5F110PP10 ,  5F110PP13 ,  5F110PP22 ,  5F110PP23 ,  5F110PP29 ,  5F110PP34 ,  5F110QQ11 ,  5F110QQ24
引用特許：
審査官引用 (10件)
全件表示

前のページに戻る

TOP

BOTTOM