特許
J-GLOBAL ID:200903067841549310
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
稲垣 清
公報種別:公開公報
出願番号(国際出願番号):特願平11-113103
公開番号(公開出願番号):特開2000-306992
出願日: 1999年04月21日
公開日(公表日): 2000年11月02日
要約:
【要約】【課題】 微少幅で且つアスペクト比が高い溝にも、ボイドが残存することなく且つシリコン基板にダメージが残らないように、STI分離法を採用する半導体装置を製造する。【解決手段】 シリコン基板101上に形成された溝104a〜10c内に、バイアス系高密度プラズマCVD法により、炭素を含有したSiリッチなシリコン酸化膜(SiOxCy膜、X<2)106を溝の深さより厚く堆積する。次いで、酸化性の雰囲気で熱処理をして、Siリッチなシリコン酸化膜106を内部のボイドを消滅させつつSiO<SB>2</SB>膜に変化させる。その後、CMP法で平坦化する。Siリッチなシリコン酸化膜とすることにより、ボイドを消滅させ、酸化時の収縮によるSiO<SB>2</SB>膜のクラックや、膨張によるSi基板への欠陥発生を防止する。
請求項(抜粋):
半導体基板表面上に所望の深さの溝を形成する工程と、前記溝を含む半導体基板上に、炭素含有シリコンリッチなシリコン酸化膜(SiOxCy膜(x<2))を溝の深さより厚く堆積する工程と、前記炭素含有シリコンリッチなシリコン酸化膜を酸化性雰囲気中で熱処理してSiO<SB>2</SB>膜に変化させる工程と、前記SiO<SB>2</SB>膜を研磨する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件):
FI (2件):
H01L 21/76 L
, H01L 21/316 X
Fターム (22件):
5F032AA35
, 5F032AA44
, 5F032AA45
, 5F032AA77
, 5F032DA04
, 5F032DA53
, 5F032DA74
, 5F058BA02
, 5F058BC02
, 5F058BD04
, 5F058BD06
, 5F058BD18
, 5F058BF07
, 5F058BF23
, 5F058BF26
, 5F058BF29
, 5F058BF55
, 5F058BF62
, 5F058BH11
, 5F058BH20
, 5F058BJ01
, 5F058BJ06
引用特許:
審査官引用 (7件)
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平8-068333
出願人:株式会社東芝
-
素子分離半導体基板およびその製造方法
公報種別:公開公報
出願番号:特願平8-309590
出願人:株式会社東芝
-
成膜方法
公報種別:公開公報
出願番号:特願平6-006381
出願人:キヤノン販売株式会社, アルキヤンテック株式会社, 株式会社半導体プロセス研究所
-
絶縁膜の形成方法
公報種別:公開公報
出願番号:特願平7-233679
出願人:ソニー株式会社
-
素子分離方法
公報種別:公開公報
出願番号:特願平4-244502
出願人:株式会社日立製作所
-
半導体基板のトレンチ分離方法
公報種別:公開公報
出願番号:特願平10-142752
出願人:三星電子株式会社
-
誘電体膜の形成方法
公報種別:公開公報
出願番号:特願平7-031960
出願人:ソニー株式会社
全件表示
前のページに戻る