特許
J-GLOBAL ID：200903068307678631
半導体素子のキャパシタ及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
萩原 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平11-012796
公開番号（公開出願番号）：特開2000-012800
出願日： 1999年01月21日
公開日（公表日）： 2000年01月14日
要約：
【要約】【課題】 HSG膜のグレーンの大きさを大きくしてキャパシタ静電容量を増加させることができると同時に、ストレージ電極とセルパッドまたは半導体基板の界面抵抗を低くして素子の動作速度を速くすることができる半導体素子のキャパシタ及びその製造方法を提供すること。【解決手段】 キャパシタのストレージ電極18を不純物濃度の高い下部ストレージ電極18aと不純物濃度の低い上部ストレージ電極18bで構成して、ストレージ電極18の不純物濃度をコンタクトホール16の底面部と、HSG膜20が形成されるストレージ電極上部で異ならせる。
請求項（抜粋）：
半導体基板上に形成されたコンタクトホールを含む下部構造と、前記コンタクトホールを埋め込みながら前記下部構造上に形成され、前記コンタクトホールの底面部から上部に行くほど不純物の濃度が減少するストレージ電極と、このストレージ電極上に形成されたHSG(Hemi SphericalGrain)膜と、このHSG膜上に形成された誘電体膜と、この誘電体膜上に形成されたプレート電極とを備えてなることを特徴とする半導体素子のキャパシタ。
IPC (2件)：
H01L 27/108
, H01L 21/8242
