特許
J-GLOBAL ID:200903070368983733

半導体集積回路装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願平11-014245
公開番号(公開出願番号):特開2000-216253
出願日: 1999年01月22日
公開日(公表日): 2000年08月04日
要約:
【要約】【課題】 レーザ熔断型ヒューズを用いることによって顕在化される信頼性低下を引き起こさないフリップチップ型半導体集積回路を提供する。【解決手段】 フリップチップ型半導体集積回路に、アンチヒューズのようなプログラム素子を有する回路(85)採用する。前記プログラム素子は、その電流経路に所定の電位差が形成されることによって当該電流経路の状態が高抵抗状態から低抵抗状態に又は低抵抗状態から高抵抗状態に不可逆的に変化される構造を持つ。前記電位差を形成する為の電圧の入力端子はパッド電極(86,87)とされる。
請求項(抜粋):
半導体基板と、前記半導体基板上の素子形成層に形成された複数の回路素子と、前記素子形成層の表面に形成され所定の前記回路素子に接続される複数の端子と、所定の前記端子に接続され前記素子形成層の上に延在する導電層と、前記導電層に接続された突起状電極と、を有し、前記回路素子の少なくとも一つとして、電流経路に所定の電位差が形成されることによって当該電流経路の状態が高抵抗状態から低抵抗状態に又は低抵抗状態から高抵抗状態に不可逆的に変化される構造のプログラム素子を有し、前記端子の少なくとも一つは、前記電位差を形成する為の電圧の入力端子であることを特徴とする半導体集積回路装置。
IPC (5件):
H01L 21/82 ,  G11C 29/00 603 ,  H01L 23/12 ,  H01L 27/04 ,  H01L 21/822
FI (5件):
H01L 21/82 F ,  G11C 29/00 603 J ,  H01L 23/12 L ,  H01L 27/04 M ,  H01L 27/04 U
Fターム (20件):
5F038AV02 ,  5F038AV15 ,  5F038CA10 ,  5F038DF05 ,  5F038DF11 ,  5F038DF16 ,  5F038DT14 ,  5F038DT15 ,  5F064BB02 ,  5F064BB12 ,  5F064DD42 ,  5F064FF36 ,  5F064FF46 ,  5L106CC02 ,  5L106CC07 ,  5L106CC13 ,  5L106CC16 ,  5L106CC17 ,  5L106DD25 ,  5L106DD35
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る