特許
J-GLOBAL ID：200903070755519905

半導体装置およびその製造方法

発明者：
葛原 剛

葛原 剛 について

, 
高橋 茂樹

高橋 茂樹 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (2件)： 恩田 博宣 ,  恩田 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2005-318728
公開番号（公開出願番号）：特開2007-128978
出願日： 2005年11月01日
公開日（公表日）： 2007年05月24日
要約：
【課題】ゲート電極において直線部とコーナー部が形成された開口部を有し、このゲート電極の開口部からの自己整合的な拡散にてチャネル形成領域およびソース領域が形成された、LDMOS構造を有する半導体装置において、オン抵抗の上昇を招くことなく耐圧を向上することができる半導体装置およびその製造方法を提供する。【解決手段】 N型シリコン基板1の上にゲート酸化膜2を介して、直線部とコーナー部が形成された開口部3aを有するゲート電極3が形成され、基板1の表層部において開口部3aからの自己整合的な拡散にてPチャネル形成領域4およびN+ソース領域5が形成され、低濃度不純物拡散領域10が、領域4の内方かつ領域5の外方での基板1の表層部において開口部3aからの自己整合的な拡散にて形成され、N型で、かつソース領域5よりも不純物濃度が低い。【選択図】図1
請求項（抜粋）：
LDMOS構造を有する半導体装置であって、 第1導電型の半導体基板(1)の上にゲート絶縁膜(2)を介して形成され、直線部とコーナー部が形成された開口部(3a)を有するゲート電極(3)と、 前記半導体基板(1)の表層部において前記ゲート電極(3)の開口部(3a)からの自己整合的な拡散にて形成された第2導電型のチャネル形成領域(4)と、 前記チャネル形成領域(4)の内方での前記半導体基板(1)の表層部において前記ゲート電極(3)の開口部(3a)からの自己整合的な拡散にて形成された第1導電型のソース領域(5)と、 前記チャネル形成領域(4)の内方かつ前記ソース領域(5)の外方での前記半導体基板(1)の表層部において前記ゲート電極(3)の開口部(3a)からの自己整合的な拡散にて形成され、第1導電型で、かつソース領域(5)よりも不純物濃度が低い低濃度不純物拡散領域(10)と、 を備えたことを特徴とする半導体装置。
IPC (2件)：
H01L 29/78 ,  H01L 21/265
FI (3件)：
H01L29/78 301D ,  H01L29/78 301W ,  H01L21/265 V
Fターム (38件)：
5F140AA18 ,  5F140AA25 ,  5F140AA30 ,  5F140AC21 ,  5F140BB02 ,  5F140BB03 ,  5F140BB06 ,  5F140BB13 ,  5F140BC07 ,  5F140BC15 ,  5F140BD18 ,  5F140BD19 ,  5F140BF01 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BF43 ,  5F140BF44 ,  5F140BF47 ,  5F140BF52 ,  5F140BG08 ,  5F140BG20 ,  5F140BG27 ,  5F140BH02 ,  5F140BH09 ,  5F140BH10 ,  5F140BH15 ,  5F140BH17 ,  5F140BH30 ,  5F140BH33 ,  5F140BH43 ,  5F140BH47 ,  5F140BH49 ,  5F140BK02 ,  5F140BK14 ,  5F140BK20 ,  5F140BK26 ,  5F140CC07
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM