特許
J-GLOBAL ID：200903070877688333
エレベ-テッドソ-ス・ドレイン構造を有する半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-149750
公開番号（公開出願番号）：特開2000-049348
出願日： 1999年05月28日
公開日（公表日）： 2000年02月18日
要約：
【要約】【課題】短チャネル効果及び接合リーク電流の発生を抑制できるエレベーテッドソース・ドレイン構造を有する半導体装置を提供する。【解決手段】エレベーテッドソース・ドレイン構造を有するMOSトランジスタが形成される半導体装置は、前記MOSトランジスタのゲート電極の側壁に形成され、かつその底面が前記シリコン基板表面から離れて第1のゲート側壁絶縁膜が形成される。この第1のゲート側壁絶縁膜と前記ゲート電極との間および前記第1のゲート側壁絶縁膜の底面に第2のゲート側壁絶縁膜が形成される。この底面に形成された部分が前記第1のゲート側壁絶縁膜の底面の内、前記ゲート電極寄りの内側底面部分に存在する。エレベーテッドソース膜及びエレベーテッドドレイン膜は、前記第1のゲート側壁絶縁膜と接した箇所において、ファセットが無い。
請求項（抜粋）：
シリコン基板と、前記シリコン基板表面に絶縁膜を介して設けられたゲート電極と、前記シリコン基板表面のソース領域およびドレイン領域上に、少なくともそれらの表面部分が前記シリコン基板表面から迫り上げられたエレベーテッドソース膜及びエレベーテッドドレイン膜とが形成されることによって、前記ソース領域およびドレイン領域の表面が前記シリコン基板表面よりも迫り上げられた構造を持つ半導体装置であって、前記ゲート電極の側壁に形成され、かつその底面が前記シリコン基板表面から離れて形成された第1のゲート側壁絶縁膜と、この第1のゲート側壁絶縁膜と前記ゲート電極との間および前記第1のゲート側壁絶縁膜の底面に形成され、前記第1のゲート側壁絶縁膜の材料と異なる材料からなり、この底面に形成された部分が前記第1のゲート側壁絶縁膜の底面の内、前記ゲート電極寄りの内側底面部分に存在する第2のゲート側壁絶縁膜とより成ることを特徴とする、エレベーテッドソース・ドレイン構造を有する半導体装置。
IPC (2件)：
FI (2件)：
H01L 29/78 301 L
, H01L 29/78 301 S
