特許
J-GLOBAL ID：200903071375110695

半導体装置の製造方法

発明者：
伊藤 貴之

伊藤 貴之 について

, 
須黒 恭一

須黒 恭一 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (7件)： 三好 秀和 ,  岩▲崎▼ 幸邦 ,  川又 澄雄 ,  中村 友之 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄
公報種別：公開公報
出願番号（国際出願番号）：特願2004-256081
公開番号（公開出願番号）：特開2005-136382
出願日： 2004年09月02日
公開日（公表日）： 2005年05月26日
要約：
【課題】半導体装置の製造方法を提供する。【解決手段】半導体基板1に第1不純物のイオンを選択的に注入して第1不純物注入層を形成し、第1不純物注入層上のそれぞれの半導体基板1表面に形成したダミーパターン56a、56bをマスクとして第2不純物のイオンを注入して第2不純物注入層を形成し、ダミーパターン56a、56bと同じ厚さの層間絶縁膜でダミーパターン56a、56bを埋めて平坦化する。そして、半導体基板1表面を0.1m秒〜100m秒のパルス幅の光で加熱して、第1及び第2不純物のイオンを活性化し、ダミーパターンを選択的に除去して開口部を形成し、開口部に露出した半導体基板の表面にゲート絶縁膜及びゲート電極を形成することを含む。【選択図】図21
請求項（抜粋）：
半導体基板に第1不純物のイオンを選択的に注入して第1不純物注入層を形成し、 前記第1不純物注入層上のそれぞれの前記半導体基板表面にダミーパターンを形成し、 前記ダミーパターンをマスクとして第2不純物のイオンを注入して第2不純物注入層を前記半導体基板に形成し、 前記ダミーパターンと同じ厚さの層間絶縁膜で前記ダミーパターンを埋めて平坦化し、 前記半導体基板表面を0.1m秒〜100m秒のパルス幅の光で加熱して、前記第1及び第2不純物のイオンを活性化し、 前記ダミーパターンを選択的に除去して開口部を形成し、 前記開口部に露出した前記半導体基板の表面にゲート絶縁膜及びゲート電極を形成する ことを含むことを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L21/336 ,  H01L21/265 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/78
FI (5件)：
H01L29/78 301L ,  H01L21/265 602B ,  H01L29/78 301P ,  H01L27/08 321D ,  H01L27/08 321E
Fターム (63件)：
5F048AA01 ,  5F048AC03 ,  5F048BB08 ,  5F048BB09 ,  5F048BB11 ,  5F048BB12 ,  5F048BC06 ,  5F048BD04 ,  5F048BE03 ,  5F048BF15 ,  5F048BF16 ,  5F048BG13 ,  5F048DA00 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F140AA13 ,  5F140AA39 ,  5F140AB03 ,  5F140BA01 ,  5F140BB06 ,  5F140BB15 ,  5F140BC06 ,  5F140BD04 ,  5F140BD11 ,  5F140BD12 ,  5F140BD13 ,  5F140BE07 ,  5F140BF01 ,  5F140BF03 ,  5F140BF05 ,  5F140BF07 ,  5F140BF08 ,  5F140BF10 ,  5F140BF11 ,  5F140BF13 ,  5F140BF15 ,  5F140BF17 ,  5F140BF18 ,  5F140BF20 ,  5F140BG03 ,  5F140BG04 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG28 ,  5F140BG36 ,  5F140BG52 ,  5F140BG53 ,  5F140BH14 ,  5F140BH21 ,  5F140BH36 ,  5F140BH39 ,  5F140BK02 ,  5F140BK05 ,  5F140BK13 ,  5F140BK21 ,  5F140BK22 ,  5F140BK25 ,  5F140CB01 ,  5F140CB08 ,  5F140CE07 ,  5F140CE18
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM