特許
J-GLOBAL ID：200903071985871574
プロセッサ
発明者：
出願人/特許権者：
代理人 (1件)：
橋爪 健
公報種別：公開公報
出願番号（国際出願番号）：特願平11-354203
公開番号（公開出願番号）：特開2001-175533
出願日： 1999年12月14日
公開日（公表日）： 2001年06月29日
要約：
【要約】【課題】 効率の良いキャッシュプリフェッチ機構を提供する。【解決手段】 命令実行ユニット1は、命令キャッシュ2からprefetch命令を読み出して、プリフェッチ対象アドレスがプリフェッチ機構6及びデータキャッシュ3に伝えられる。キャッシュヒットの場合はプリフェッチ機構6及びデータキャッシュ3は何もせず命令処理を終了する。キャッシュミスの場合はプリフェッチ対象アドレスを一時的にプリフェッチ機構6に蓄えておき、命令実行ユニット1の動作とは独立にプリフェッチ機構6がバスインターフェース5を通して外部メモリからデータを読み出してデータキャッシュ3にデータを格納する。命令実行ユニット1はプリフェッチアドレスをプリフェッチ機構6に渡すだけで、キャッシュプリフェッチの処理を終了して次の命令の処理を開始する。
請求項（抜粋）：
各命令で扱うデータを記憶するデータキャッシュと、外部とのインタフェースのためのバスインタフェースユニットと、キャッシュプリフェッチアドレスを保持し、前記バスインタフェースユニットを介して外部から該キャッシュプリフェッチアドレスのデータを読み出して前記データキャッシュに登録するプリフェッチ機構と、各命令に従い、前記データキャッシュに要求を出力して該命令を実行し、及び、キャッシュプリフェッチアドレスを前記プリフェッチ機構に出力する命令実行ユニットとを備えたプロセッサ。
IPC (2件)：
G06F 12/08
, G06F 9/38 310
G06F 12/08 D
, G06F 12/08 C
, G06F 12/08 Q
, G06F 9/38 310 A
5B005JJ13
, 5B005KK12
, 5B005KK23
, 5B005MM02
, 5B005MM03
, 5B005MM23
, 5B005NN01
, 5B005NN22
, 5B013AA05
出願人引用 (9件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
