特許
J-GLOBAL ID:200903072016844434
自己整合接点形成用エッチングに用いるためのシリサイドゲート積層体の形成方法
発明者:
出願人/特許権者:
代理人 (1件):
杉村 興作
公報種別:公表公報
出願番号(国際出願番号):特願2001-569881
公開番号(公開出願番号):特表2004-502295
出願日: 2001年03月22日
公開日(公表日): 2004年01月22日
要約:
次にSACエッチングを行い得る、シリサイド層(58)を有するゲート積層体(62)を形成する方法を開示する。この方法では、シリサイド層の頂部に絶縁材料の層(60)を設ける。この絶縁材料は、ゲート積層体を保護するのに充分なものであり、後の自己整合接点形成用エッチング処理において、低抵抗のゲート積層体を用いる場合にはシリサイド層を含む。
請求項(抜粋):
半導体装置用ゲート構造体であって、
半導体基板上に形成されたゲート酸化物と、
このゲート酸化物上に形成された導電性ゲートと、
この導電性ゲート上に形成されたシリサイド層と、
このシリサイド層の頂面上に形成されたエッチング保護キャップであって、前記ゲート構造体を用いる自己整合接点形成用エッチング処理中に、前記導電性ゲート及びシリサイド層がエッチングされるのを防止するのに充分な当該エッチ保護キャップと
を具えるゲート構造体。
IPC (5件):
H01L21/28
, H01L21/60
, H01L21/8242
, H01L27/10
, H01L27/108
FI (5件):
H01L21/28 301D
, H01L21/28 E
, H01L21/60 301P
, H01L27/10 461
, H01L27/10 671Z
Fターム (22件):
4M104BB01
, 4M104CC05
, 4M104DD02
, 4M104DD37
, 4M104DD43
, 4M104DD84
, 4M104GG09
, 4M104GG10
, 4M104GG14
, 5F044EE21
, 5F083AD01
, 5F083HA02
, 5F083HA06
, 5F083HA07
, 5F083JA35
, 5F083JA53
, 5F083MA02
, 5F083PR03
, 5F083PR05
, 5F083PR34
, 5F083PR40
, 5F083ZA12
引用特許:
前のページに戻る