特許
J-GLOBAL ID:200903073112890451
ソース-ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
発明者:
,
出願人/特許権者:
代理人 (4件):
植木 久一
, 菅河 忠志
, 二口 治
, 伊藤 浩彰
公報種別:公開公報
出願番号(国際出願番号):特願2006-220633
公開番号(公開出願番号):特開2007-081385
出願日: 2006年08月11日
公開日(公表日): 2007年03月29日
要約:
【課題】下部バリアメタル層の省略を可能にすると共に、工程数を増やすことなく簡略化し、Al系合金膜を薄膜トランジスタの半導体層に対し直接かつ確実に接続することができ、しかも、Al合金膜に対して低い熱プロセス温度を適用した場合でも、透明画素電極間の低電気抵抗率化を達成し得るソース-ドレイン電極を提供する。【解決手段】薄膜トランジスタの半導体層33と、ソース-ドレイン電極34と、透明画素電極5とを有する薄膜トランジスタ基板において、ソース-ドレイン電極34は、合金成分としてNiを0.1〜6原子%含有するAl合金の薄膜からなり、Al合金の薄膜は薄膜トランジスタの半導体層33と直接接続している。【選択図】図3
請求項(抜粋):
合金成分としてNiを0.1〜6原子%含有するAl合金の薄膜からなり、
該Al合金の薄膜は、薄膜トランジスタの半導体層と直接接続していることを特徴とするソース-ドレイン電極。
IPC (4件):
H01L 29/786
, H01L 21/28
, H01L 29/417
, G02F 1/136
FI (5件):
H01L29/78 616V
, H01L29/78 616U
, H01L21/28 301R
, H01L29/50 M
, G02F1/1368
Fターム (57件):
2H092HA14
, 2H092JA24
, 2H092JA41
, 2H092MA05
, 2H092NA25
, 2H092PA01
, 4M104AA01
, 4M104AA08
, 4M104AA09
, 4M104BB02
, 4M104BB36
, 4M104BB38
, 4M104CC01
, 4M104EE08
, 4M104EE16
, 4M104FF08
, 4M104FF13
, 4M104HH05
, 4M104HH16
, 4M104HH20
, 5F110AA03
, 5F110AA16
, 5F110BB01
, 5F110CC07
, 5F110DD02
, 5F110EE04
, 5F110EE06
, 5F110EE14
, 5F110EE23
, 5F110EE44
, 5F110FF03
, 5F110FF30
, 5F110GG02
, 5F110GG13
, 5F110GG15
, 5F110GG24
, 5F110GG28
, 5F110GG29
, 5F110GG45
, 5F110HK01
, 5F110HK04
, 5F110HK05
, 5F110HK06
, 5F110HK09
, 5F110HK16
, 5F110HK17
, 5F110HK18
, 5F110HK21
, 5F110HK22
, 5F110HK25
, 5F110HK32
, 5F110HK33
, 5F110HK35
, 5F110HL07
, 5F110NN04
, 5F110NN24
, 5F110NN35
引用特許: