特許
J-GLOBAL ID:200903074697865127
回路基板及び電子回路装置
発明者:
,
出願人/特許権者:
代理人 (1件):
矢作 和行
公報種別:公開公報
出願番号(国際出願番号):特願2005-259700
公開番号(公開出願番号):特開2006-156955
出願日: 2005年09月07日
公開日(公表日): 2006年06月15日
要約:
【課題】 効率よく静電気による悪影響を防止することができる回路基板及び電子回路装置を提供すること。【解決手段】 回路基板10は、配線20〜25、第1のランド30〜第6のランド35、内層グランドパターン40、第1のヴィアV1〜第3のヴィアV3などを備える。また、回路基板10には、コネクタ50、入力用IC60、第1の抵抗素子R1、第2の抵抗素子R2、コンデンサCなどが実装される。そして、静電気吸収導体としての第1のヴィアV1は、第1のランド30からの距離が第2のランド31よりも近い位置に設ける。すなわち、第1のランド30と第1のヴィアV1との距離を第1のランド30と第2のランド31との距離よりも短くする。【選択図】図1
請求項(抜粋):
外部からの信号が入力される入力端子と、
第1の回路素子が実装されるものであり、前記入力端子に電気的に接続される第1のランドと、当該第1のランドと間隔を隔てて設けられる第2のランドとを備える一対のランドと、
前記第1のランドとの距離が前記第1のランドと前記第2のランドとの距離よりも短い位置に配置される静電気吸収導体と、
を備えることを特徴とする回路基板。
IPC (3件):
H05K 1/02
, H05F 3/04
, H01T 4/10
FI (4件):
H05K1/02 K
, H05K1/02 P
, H05F3/04 A
, H01T4/10 G
Fターム (8件):
5E338BB02
, 5E338CC06
, 5E338CC07
, 5E338CD01
, 5E338CD23
, 5E338EE11
, 5G067AA42
, 5G067DA01
引用特許:
出願人引用 (1件)
審査官引用 (8件)
全件表示
前のページに戻る