特許
J-GLOBAL ID：200903075652563479

半導体装置および半導体装置の製造方法

発明者：
村山 啓一

村山 啓一 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 村山 光威
公報種別：公開公報
出願番号（国際出願番号）：特願2003-397109
公開番号（公開出願番号）：特開2005-159112
出願日： 2003年11月27日
公開日（公表日）： 2005年06月16日
要約：
【課題】ヘテロ接合バイポーラトランジスタのサブコレクタ層から半絶縁性基板への電荷の流入を抑制することにより、基板リーク電流を低減する。【解決手段】キャリアブロック層2は半絶縁性半導体基板1に接しており、サブコレクタ層3はキャリアブロック層2とコレクタ層4の間に形成されている。キャリアブロック層2は、サブコレクタ層に対するワイドギャップ半導体であり、サブコレクタ層3は、コレクタ抵抗を低減するために十分高濃度かつ十分な厚さを有している。キャリアブロック層2はサブコレクタ層3に対するワイドギャップ半導体を用いているため、電子に対して障壁を形成している。また、サブコレクタ層3は十分高濃度であるため、キャリアブロック層2との境界面近傍ではほぼ零電界となっている。サブコレクタ層3に存在する電子のうち、キャリアブロック層のエネルギ障壁を超える高いエネルギを有する電子しか通過することができない。このキャリアブロッキング層の効果により、サブコレクタ層3から前記基板1への電子の流入が抑えられるため、リーク電流が低減される。【選択図】図1
請求項（抜粋）：
半絶縁性の半導体基板上にnpn型のヘテロ接合バイポーラトランジスタが形成された構造の半導体装置であって、 前記半導体基板と前記ヘテロ接合バイポーラトランジスタの電子収集層であるサブコレクタ層との間にキャリアブロック層を存在させたことを特徴とする半導体装置。
IPC (5件)：
H01L21/331 ,  H01L21/316 ,  H01L21/8222 ,  H01L27/082 ,  H01L29/737
FI (3件)：
H01L29/72 H ,  H01L21/316 U ,  H01L27/08 101B
Fターム (34件)：
5F003AP04 ,  5F003AZ01 ,  5F003BA92 ,  5F003BA96 ,  5F003BB01 ,  5F003BC01 ,  5F003BC04 ,  5F003BE90 ,  5F003BF06 ,  5F003BG06 ,  5F003BH07 ,  5F003BH08 ,  5F003BH99 ,  5F003BM02 ,  5F003BM03 ,  5F003BP12 ,  5F003BP32 ,  5F003BP96 ,  5F058BC02 ,  5F058BF69 ,  5F058BJ04 ,  5F082AA17 ,  5F082BA03 ,  5F082BA21 ,  5F082BA22 ,  5F082BA35 ,  5F082BA39 ,  5F082BA47 ,  5F082BC03 ,  5F082CA02 ,  5F082CA03 ,  5F082EA12 ,  5F082EA23 ,  5F082EA32
引用特許：
出願人引用 (1件)
  • 特開平3-283624号公報
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM