特許
J-GLOBAL ID：200903076037876773

半導体装置とその製造方法、及び半導体装置の設計プログラム

発明者：
鈴木 文朗

鈴木 文朗 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 工藤 実
公報種別：公開公報
出願番号（国際出願番号）：特願2005-144723
公開番号（公開出願番号）：特開2006-324360
出願日： 2005年05月17日
公開日（公表日）： 2006年11月30日
要約：
【課題】オン電流の特性を向上させること【解決手段】本発明に係る半導体装置1は、基板8上に形成された複数のPMOSトランジスタと、基板8上に形成された複数のNMOSトランジスタとを備える。複数のPMOSトランジスタは、基板8中に形成される素子分離構造20によって、互いに電気的に分離される。一方、複数のNMOSトランジスタは、互いに隣接して連続的に形成される。また、複数のNMOSトランジスタのうち少なくとも一組の隣接するNMOSトランジスタの間の領域において、基板8上にゲート構造30が形成される。このゲート構造30が接地されることによって、NMOSトランジスタに関する素子分離は実現される。【選択図】 図3
請求項（抜粋）：
基板上に形成された複数のPMOSトランジスタと、 前記基板上に形成された複数のNMOSトランジスタと を具備し、 前記複数のPMOSトランジスタは、前記基板中に形成される素子分離構造によって、互いに電気的に分離され、 前記複数のNMOSトランジスタは、互いに隣接して連続的に形成され、 前記複数のNMOSトランジスタのうち少なくとも一組の隣接するNMOSトランジスタの間の領域において、前記基板上にゲート構造が形成された 半導体装置。
IPC (6件)：
H01L 21/823 ,  H01L 27/092 ,  H01L 29/06 ,  H01L 21/82 ,  H01L 21/76 ,  H01L 27/118
FI (5件)：
H01L27/08 321E ,  H01L29/06 301F ,  H01L21/82 B ,  H01L21/76 L ,  H01L21/82 M
Fターム (32件)：
5F032AA34 ,  5F032AA44 ,  5F032BA01 ,  5F032BA05 ,  5F032CA17 ,  5F032CA20 ,  5F048AA08 ,  5F048AB02 ,  5F048AC03 ,  5F048BA02 ,  5F048BB03 ,  5F048BC18 ,  5F048BD10 ,  5F048BF15 ,  5F048BF16 ,  5F048BF18 ,  5F048BG00 ,  5F048BG11 ,  5F048BG13 ,  5F064AA03 ,  5F064AA04 ,  5F064BB07 ,  5F064CC12 ,  5F064DD02 ,  5F064DD19 ,  5F064DD31 ,  5F064EE02 ,  5F064EE52 ,  5F064HH07 ,  5F064HH12 ,  5F064HH13 ,  5F064HH14
引用特許：
出願人引用 (2件) 審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM