特許
J-GLOBAL ID:200903076093809582
半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
発明者:
出願人/特許権者:
代理人 (1件):
渡邊 隆 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-242073
公開番号(公開出願番号):特開2003-197882
出願日: 2002年08月22日
公開日(公表日): 2003年07月11日
要約:
【要約】【課題】単結晶シリコン層がはがれることなく、SOI構造を有し、かつ、部分的に異なる厚さの単結晶半導体層を備える半導体基板を形成可能な半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器を提供すること。【解決手段】 貼り合わせ基板600において、単結晶シリコン基板200の表面にイオン遮蔽用マスク300aを形成し、酸素イオン400を注入する。その結果、単結晶シリコン基板200中には、酸素イオン400の到達ピーク位置を中心にシリコン酸化膜210が形成され、このシリコン酸化膜210の上層側には、薄い第1の単結晶半導体層220が残る。これに対して、イオン遮蔽用マスク300aで覆われていた部分では、厚い第2の単結晶半導体層230が形成される。
請求項(抜粋):
半導体基板の所定領域の半導体層に対して酸素イオン及び/又は窒素イオンを選択的に導入することにより、前記半導体層の内部に酸化膜層及び/又は窒化膜層を形成して、該酸化膜層及び/又は窒化膜層の上層側に薄い第1の半導体層を形成するとともに、前記酸素イオン及び/又は窒化イオンの非導入領域に厚い第2の半導体層を形成することを特徴とする半導体基板の製造方法。
IPC (10件):
H01L 27/12
, G02F 1/1333 500
, G02F 1/1368
, H01L 21/265
, H01L 21/336
, H01L 21/76
, H01L 21/8234
, H01L 27/08 331
, H01L 27/088
, H01L 29/786
FI (11件):
H01L 27/12 E
, H01L 27/12 L
, G02F 1/1333 500
, G02F 1/1368
, H01L 27/08 331 E
, H01L 29/78 627 D
, H01L 29/78 618 D
, H01L 29/78 612 B
, H01L 21/265 J
, H01L 27/08 102 A
, H01L 21/76 R
Fターム (93件):
2H090JB04
, 2H090LA04
, 2H092GA29
, 2H092JA23
, 2H092JA46
, 2H092JB52
, 2H092JB56
, 2H092KA03
, 2H092KA10
, 2H092MA12
, 2H092MA18
, 2H092MA22
, 2H092MA25
, 2H092MA27
, 2H092NA11
, 2H092NA27
, 2H092NA29
, 2H092PA01
, 2H092PA09
, 2H092PA13
, 5F032AA01
, 5F032AA07
, 5F032AA13
, 5F032AA18
, 5F032AA28
, 5F032AA32
, 5F032AA91
, 5F032BA01
, 5F032BA06
, 5F032CA17
, 5F032DA33
, 5F032DA43
, 5F032DA71
, 5F032DA74
, 5F032DA78
, 5F048AC01
, 5F048AC03
, 5F048AC04
, 5F048BA09
, 5F048BA16
, 5F048BA19
, 5F048BB08
, 5F048BB09
, 5F048BC06
, 5F048BC11
, 5F048BE08
, 5F048BG07
, 5F110AA30
, 5F110BB02
, 5F110BB04
, 5F110CC02
, 5F110DD02
, 5F110DD03
, 5F110DD12
, 5F110DD13
, 5F110EE02
, 5F110EE04
, 5F110EE05
, 5F110EE09
, 5F110EE28
, 5F110EE44
, 5F110FF02
, 5F110FF23
, 5F110GG02
, 5F110GG03
, 5F110GG12
, 5F110GG24
, 5F110GG25
, 5F110GG60
, 5F110HJ01
, 5F110HJ04
, 5F110HJ13
, 5F110HL01
, 5F110HL03
, 5F110HL04
, 5F110HL23
, 5F110HM14
, 5F110HM15
, 5F110NN03
, 5F110NN23
, 5F110NN24
, 5F110NN35
, 5F110NN45
, 5F110NN46
, 5F110NN48
, 5F110NN62
, 5F110NN66
, 5F110NN72
, 5F110NN73
, 5F110NN78
, 5F110QQ11
, 5F110QQ17
, 5F110QQ19
引用特許:
審査官引用 (14件)
-
特開平3-211876
-
SOI基板及びSOI基板の製造方法
公報種別:公開公報
出願番号:特願平9-329871
出願人:株式会社日立製作所
-
平坦な分離域を半導体基板に形成する方法
公報種別:公開公報
出願番号:特願平11-077603
出願人:インターナショナル・ビジネス・マシーンズ・コーポレイション
-
特開昭51-060474
-
特開平3-166747
-
特開平3-166747
-
特開昭61-121468
-
特開昭64-067937
-
半導体装置
公報種別:公開公報
出願番号:特願平4-120699
出願人:セイコー電子工業株式会社
-
半導体集積回路装置の製造方法
公報種別:公開公報
出願番号:特願平11-098727
出願人:セイコーインスツルメンツ株式会社
-
半導体基板及びその製造方法
公報種別:公開公報
出願番号:特願平5-091686
出願人:セイコー電子工業株式会社
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願平9-226050
出願人:松下電子工業株式会社
-
特開平4-346418
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平4-331187
出願人:キヤノン株式会社
全件表示
前のページに戻る