特許
J-GLOBAL ID：200903079000538028

半導体装置及びその製造方法

発明者：
金谷 宏行

金谷 宏行 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-296076
公開番号（公開出願番号）：特開2002-110932
出願日： 2000年09月28日
公開日（公表日）： 2002年04月12日
要約：
【要約】【課題】ダメージが低減され、信頼性が向上する半導体装置及びその製造方法を提供する。【解決手段】Si基板1上に形成された層間絶縁膜3に第1の溝を形成し、Si基板1表面を露出し、第1の溝を含めた層間絶縁膜3上に誘電体膜4,Pt膜5,強誘電体膜6及びPt膜7を堆積し、層間絶縁膜3上の誘電体膜4,Pt膜5,強誘電体膜6及びPt膜7を平坦化除去し、第1の溝内に誘電体膜4,Pt膜5,強誘電体膜6及びPt膜7を残存させることにより強誘電体キャパシタ構造を第1の溝内に形成する。
請求項（抜粋）：
半導体基板と、前記半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜に形成された穴部と、前記穴部表面を覆うように前記半導体基板上に形成された強誘電体膜と、側部及び底部を前記強誘電体膜に囲まれた第1の電極とを具備してなることを特徴とする半導体装置。
IPC (4件)：
H01L 27/105 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3件)：
H01L 27/10 444 A ,  H01L 27/10 444 B ,  H01L 29/78 371
Fターム (34件)：
5F001AA01 ,  5F001AA17 ,  5F001AB02 ,  5F001AB04 ,  5F001AD12 ,  5F001AD33 ,  5F001AG21 ,  5F001AG30 ,  5F083FR02 ,  5F083FR05 ,  5F083FR06 ,  5F083FR07 ,  5F083GA25 ,  5F083JA02 ,  5F083JA12 ,  5F083JA15 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083MA06 ,  5F083MA16 ,  5F083MA17 ,  5F083PR21 ,  5F083PR33 ,  5F083PR34 ,  5F101BA01 ,  5F101BA62 ,  5F101BB02 ,  5F101BB08 ,  5F101BD02 ,  5F101BD20 ,  5F101BH02 ,  5F101BH16
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM