特許
J-GLOBAL ID：200903079179454549

薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル

発明者：
小川 一文

小川 一文 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 大前 要
公報種別：公開公報
出願番号（国際出願番号）：特願2001-348260
公開番号（公開出願番号）：特開2003-050405
出願日： 2001年11月14日
公開日（公表日）： 2003年02月21日
要約：
【要約】【課題】工程が簡素なTFTアレイの製造方法を提供する。【解決手段】基板上に形成された半導体材料膜を、その所定の領域に導電性を付与することによって、TFTのチャネル部、ソース部およびドレイン部に加工するとともに、ドレイン部に接続された画素電極を含む導電要素に加工する。不純物を含まない真性半導体からなる領域を薄膜トランジスタの活性層(チャネル領域)とし、不純物を添加された領域を導電要素とする。透明な電極を形成する場合には、酸化物半導体が用いられる。
請求項（抜粋）：
絶縁性の基板と、前記基板上にマトリクス状に配された、チャネル部、ソース部およびドレイン部からなる半導体層を備えた薄膜トランジスタと、同一列上の前記薄膜トランジスタにソース信号を供給するソース信号線と、同一行上の前記薄膜トランジスタにゲート信号を供給するゲート信号線と、前記薄膜トランジスタのドレインに接続された画素電極とを具備し、前記画素電極が、前記薄膜トランジスタの半導体層を構成する材料と同じ半導体材料を含む薄膜トランジスタアレイ。
IPC (6件)：
G02F 1/1368 ,  G09F 9/30 330 ,  G09F 9/30 338 ,  G09F 9/30 339 ,  H01L 21/28 301 ,  H01L 29/786
FI (7件)：
G02F 1/1368 ,  G09F 9/30 330 Z ,  G09F 9/30 338 ,  G09F 9/30 339 A ,  H01L 21/28 301 B ,  H01L 29/78 612 C ,  H01L 29/78 618 B
Fターム (70件)：
2H092HA05 ,  2H092JA24 ,  2H092JA26 ,  2H092KA18 ,  2H092KB04 ,  2H092MA08 ,  2H092MA14 ,  2H092MA15 ,  2H092MA24 ,  2H092NA27 ,  2H092NA29 ,  2H092QA07 ,  4M104AA09 ,  4M104BB02 ,  4M104CC05 ,  4M104DD37 ,  4M104EE03 ,  4M104EE16 ,  4M104EE17 ,  5C094AA43 ,  5C094BA03 ,  5C094BA29 ,  5C094BA43 ,  5C094CA19 ,  5C094DA14 ,  5C094DA15 ,  5C094DB01 ,  5C094DB04 ,  5C094EA04 ,  5C094EA07 ,  5C094FB12 ,  5C094FB14 ,  5C094FB15 ,  5F110AA16 ,  5F110BB01 ,  5F110CC02 ,  5F110CC08 ,  5F110DD01 ,  5F110DD02 ,  5F110DD11 ,  5F110DD13 ,  5F110EE03 ,  5F110EE06 ,  5F110EE34 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF30 ,  5F110GG01 ,  5F110GG02 ,  5F110GG04 ,  5F110GG13 ,  5F110GG25 ,  5F110GG35 ,  5F110GG41 ,  5F110GG43 ,  5F110GG45 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HK03 ,  5F110HM14 ,  5F110HM19 ,  5F110NN02 ,  5F110NN23 ,  5F110NN24 ,  5F110NN32 ,  5F110NN72 ,  5F110QQ11
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM