特許
J-GLOBAL ID：200903079227806860

出力バッファ回路

発明者：
横山 正浩

横山 正浩 について

, 
那須 浩司

那須 浩司 について

, 
白田 修一

白田 修一 について

, 
黒田 幸枝

黒田 幸枝 について

, 
神崎 照明

神崎 照明 について

, 
上原 暁人

上原 暁人 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-141250
公開番号（公開出願番号）：特開2000-332593
出願日： 1999年05月21日
公開日（公表日）： 2000年11月30日
要約：
【要約】【課題】 出力端子の負荷の大小に関わらず出力信号の出力波形のスルーレートを一定範囲に保つ出力バッファ回路を得る。【解決手段】 フィードバック経路L1を介して得られる出力信号OUTの電位基づき、出力端子2にかかる負荷に応じて各々の遅延時間が変化するフィードバック付遅延回路11〜14は直列に接続されて入力信号INを遅延させる。フィードバック付遅延回路11〜14から出力される遅延信号はHigh出力選択用NANDゲートG11〜G14の一方入力に付与される。High出力選択用NANDゲートG11〜G14の他方入力は入力信号INとなり、出力がHigh出力用トランジスタQP1〜QP4のゲートに付与される。入力信号INの立ち上がり時にはフィードバック付遅延回路11〜14の遅延信号に応答してHigh出力用トランジスタQP1〜QP4が出力信号OUTを出力する。
請求項（抜粋）：
入力信号を受ける入力端子と、出力信号が出力される出力端子と、前記入力信号を遅延時間遅延させて遅延信号を出力する遅延回路とを備え、前記遅延時間は前記出力信号の電位に基づき変化し、前記入力信号に関連した関連入力信号に応答して前記出力信号を出力する出力バッファ部をさらに備え、前記出力バッファ部は前記遅延信号に関連した関連遅延信号を受け、前記関連入力信号に対する駆動能力は前記遅延時間によって可変設定されることを特徴とする、出力バッファ回路。
IPC (3件)：
H03K 19/0175 ,  H03K 17/28 ,  H03K 17/687
FI (3件)：
H03K 19/00 101 F ,  H03K 17/28 Z ,  H03K 17/687 F
Fターム (33件)：
5J055AX12 ,  5J055AX55 ,  5J055AX66 ,  5J055BX16 ,  5J055CX24 ,  5J055DX22 ,  5J055DX56 ,  5J055DX72 ,  5J055DX83 ,  5J055EX07 ,  5J055EX21 ,  5J055EY21 ,  5J055EZ07 ,  5J055EZ25 ,  5J055EZ31 ,  5J055EZ50 ,  5J055FX12 ,  5J055FX17 ,  5J055FX35 ,  5J055GX01 ,  5J055GX04 ,  5J056AA04 ,  5J056BB17 ,  5J056CC05 ,  5J056CC14 ,  5J056DD13 ,  5J056DD29 ,  5J056EE07 ,  5J056EE15 ,  5J056FF07 ,  5J056FF08 ,  5J056GG08 ,  5J056KK01
引用特許：
出願人引用 (14件)
全件表示
審査官引用 (14件)
全件表示

前のページに戻る

TOP

BOTTOM