特許
J-GLOBAL ID：200903079440442103

半導体装置および半導体装置の製造方法

発明者：
三冨士 道彦

三冨士 道彦 について


出願人/特許権者：
ローム株式会社

ローム株式会社 について


代理人 (2件)： 稲岡 耕作 ,  川崎 実夫
公報種別：公開公報
出願番号（国際出願番号）：特願2005-344202
公開番号（公開出願番号）：特開2007-150082
出願日： 2005年11月29日
公開日（公表日）： 2007年06月14日
要約：
【課題】製造工程を簡素化することができる、トレンチゲート構造の縦型二重拡散MOSトランジスタを有する半導体装置およびその製造方法を提供すること。【解決手段】素子形成領域13において、半導体基板11の表層部に、P-型領域15が形成され、このP-型領域15の表層部に、N+型領域16が形成されている。また、トレンチ21が、N+型領域16およびP-型領域15を貫通し、最深部が半導体基板11に達するように形成されている。トレンチ21内には、ゲート絶縁膜22を介して、不純物が高濃度にドープされたポリシリコンからなるゲート電極23が埋没されている。ゲート絶縁膜22は、その上端部に半導体基板11の表面から隆起するバーズビーク24を有している。ゲート電極23上には、金属シリサイド膜25が形成されている。また、半導体基板11上には、金属シリサイド膜26が形成されている。【選択図】図1
請求項（抜粋）：
トレンチゲート構造の縦型二重拡散MOSトランジスタを有する半導体装置であって、 半導体基板と、 この半導体基板に形成されたトレンチと、 このトレンチの内面に沿って形成され、前記トレンチの外部に隆起した隆起部を有するゲート絶縁膜と、 前記トレンチ内に埋設されたゲート電極と、 前記半導体基板の表面および前記ゲート電極の表面に形成された金属シリサイド膜とを含むことを特徴とする、半導体装置。
IPC (2件)：
H01L 29/78 ,  H01L 21/336
FI (4件)：
H01L29/78 652L ,  H01L29/78 653A ,  H01L29/78 652K ,  H01L29/78 658D
引用特許：
出願人引用 (1件)
  • 縦形MOSトランジスタ
    公報種別：公開公報   出願番号：特願2003-180111   出願人：セイコーインスツル株式会社
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM