特許
J-GLOBAL ID：200903079471227898

半導体装置及びその製造方法

発明者：
大谷 欣也

大谷 欣也 について

, 
小林 研也

小林 研也 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2005-246180
公開番号（公開出願番号）：特開2007-059805
出願日： 2005年08月26日
公開日（公表日）： 2007年03月08日
要約：
【課題】 簡易な構成によって高い破壊耐量と低いオン抵抗を可能にし、製造コストを低減できる半導体装置を提供すること。【解決手段】 本発明にかかる半導体装置は、N-型エピタキシャル層102上のP型ベース拡散層103、N-型エピタキシャル層102に達する複数のゲート電極112、ゲート電極112の近傍領域のN型ソース拡散層104、N型ソース拡散層104を外した領域の第1のP+型拡散層105、P型ベース拡散層103の内部に包含され、第1のP+型拡散層105と離間するとともに第1のP+型拡散層105よりも深く、トレンチの底面よりも浅く形成された第2のP+型拡散層106、を有するものである。【選択図】 図2
請求項（抜粋）：
第1導電型の第1の半導体層と、 前記第1の半導体層の上に形成された第2導電型の低濃度ベース領域と、 前記低濃度ベース領域の表面から前記第1の半導体層に達するように形成された複数の溝と、 前記複数の溝の表面に絶縁膜を介して形成されたゲート電極と、 前記低濃度ベース領域の表面であって前記絶縁膜に接して所定の幅に形成された第1導電型のソース領域と、 前記低濃度ベース領域の表面であって前記ソース領域を外した領域に形成された第2導電型の第1の高濃度ベース領域と、を有する半導体装置であって、 前記低濃度ベース領域の内部に包含され、前記第1の高濃度ベース領域と離間するとともに前記第1の高濃度ベース領域よりも深く、前記溝の底面よりも浅く形成された第2導電型の第2の高濃度ベース領域をさらに有する、 半導体装置。
IPC (2件)：
H01L 29/78 ,  H01L 21/336
FI (4件)：
H01L29/78 652C ,  H01L29/78 652S ,  H01L29/78 653A ,  H01L29/78 658A
引用特許：
出願人引用 (2件)
  • 米国特許第5072266号公報
  • MOSゲート半導体デバイス
    公報種別：公開公報   出願番号：特願2003-188294   出願人：インターナショナル・レクチファイヤー・コーポレーション
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM