特許
J-GLOBAL ID：200903079593065848
集積回路装置、電気光学装置及び電子機器
発明者：
出願人/特許権者：
代理人 (3件)：
井上 一
, 竹腰 昇
, 黒田 泰
公報種別：公開公報
出願番号（国際出願番号）：特願2008-080904
公開番号（公開出願番号）：特開2009-238892
出願日： 2008年03月26日
公開日（公表日）： 2009年10月15日
要約：
【課題】インターフェース回路の端子を共通化できる集積回路装置、電気光学装置及び電子機器を提供すること。【解決手段】本発明は、シリアルバスを介して差動信号を受信するレシーバ回路42と、差動信号が入力される端子DP、DMと、レシーバ回路用の電源電圧が供給される電源端子VDDAと、端子DPとノードN1との間に設けられた終端抵抗R1と、端子DMとノードN2との間に設けられた終端抵抗R2と、ノードN1とN2の間に設けられたトランジスタTP、TN(スイッチ素子)を含む。トランジスタTP、TNは、レシーバ回路用電源端子VDDAからの電圧に基づいて、高速シリアルインターフェースモードにおいてオンし、パラレルインターフェースモードにおいてオフする。【選択図】図3
請求項（抜粋）：
シリアルバスを介して差動信号を受信するレシーバ回路を有する高速シリアルインターフェース回路と、
前記差動信号を構成する第1の信号が入力される第1の端子と、
前記差動信号を構成する第2の信号が入力される第2の端子と、
前記レシーバ回路用の高電圧側の電源電圧が供給されるレシーバ回路用電源端子と、
前記第1の端子と第1のノードとの間に設けられた第1の終端抵抗と、
前記第2の端子と第2のノードとの間に設けられた第2の終端抵抗と、
前記第1、第2のノードの間に設けられたスイッチ素子と、
を含み、
前記スイッチ素子は、
前記レシーバ回路用電源端子からの前記電源電圧を用いて、高速シリアルインターフェースモードにおいてオンし、パラレルインターフェースモードにおいてオフすることを特徴とする集積回路装置。
IPC (2件)：
FI (2件)：
H01L27/04 E
, H01L27/04 M
5F038BE04
, 5F038BE08
, 5F038BH10
, 5F038BH18
, 5F038CD04
, 5F038CD08
, 5F038CD16
, 5F038DF01
, 5F038DF17
, 5F038EZ20
