特許
J-GLOBAL ID：200903080425446940
ヘテロ接合バイポーラトランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
高山 道夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-141652
公開番号（公開出願番号）：特開2001-326231
出願日： 2000年05月15日
公開日（公表日）： 2001年11月22日
要約：
【要約】【課題】 コレクタ電流の低い領域では、低電流になるほど電流利得は低減する。【課題を解決するための手段】 電子供給層23により、電子捕獲中心を介した再結合電流の発生を抑制して電流利得を改善する。層構造は、GaAs基板6上に5×1018cm-3のSiをドーピングしたn型GaAsのコレクタ電極層5、アンドープGaAsのコレクタ層4、4×1019cm-3のCをドーピングしたp型GaAsのベース層3、3×1017cm-3のSiをドーピングしたn型InGaPのエミッタ層2の第2エミッタ層22、3×1017cm-3のSiをドーピングしたn型GaAsの第1エミッタ層21、2×1019cm-3のSiをドーピングしたn型InGaAsのエミッタ電極層1、第1,2エミッタ層21,22との界面に施される電子供給層23である。電子供給層23から供給する電子濃度はシート濃度にして1×1012cm-2になるようなSiドーピング濃度と層厚である。
請求項（抜粋）：
第1の導電型を与える導電性不純物を添加されたエミッタ電極層(1),コレクタ電極層(5)と、第2の導電型を与える導電性不純物を添加されたベース層(3)と、エミッタ層(2),コレクタ層(4)とを有し、エミッタ層(2)とベース層(3)が異なる材料で構成されたIII-V族化合物半導体を用いたヘテロ接合パイポーラトランジスタにおいて、エミッタ層(2)は、第1の導電型を特徴づけるキャリアを供給する電子供給層を含むことを特徴とするヘテロ接合バイポーラトランジスタ。
IPC (3件)：
H01L 21/331
, H01L 29/73
, H01L 29/205
5F003AP04
, 5F003BA09
, 5F003BA92
, 5F003BB04
, 5F003BC02
, 5F003BE01
, 5F003BE02
, 5F003BE04
, 5F003BE90
, 5F003BF06
, 5F003BM02
, 5F003BM03
, 5F003BP32
