特許
J-GLOBAL ID：200903080453859362

半導体スイッチング回路

発明者：
高田 幸輔

高田 幸輔 について


出願人/特許権者：
日本プレシジョン・サーキッツ株式会社

日本プレシジョン・サーキッツ株式会社 について


代理人 (1件)： 松田 三夫
公報種別：公開公報
出願番号（国際出願番号）：特願2004-026072
公開番号（公開出願番号）：特開2005-218068
出願日： 2004年02月02日
公開日（公表日）： 2005年08月11日
要約：
【課題】 ノイズの減少とスイッチング速度の高速化を両立した半導体スイッチング回路を提供する。【課題の解決手段】 半導体スイッチング回路1はプリバッファ6とゲート電荷引き抜き回路7からなり、プリバッファ6はオン状態になると出力トランジスタMP2のゲート電荷を引き抜くトランジスタMN1を備え、このトランジスタMN1と出力トランジスタMP2のゲートとの間には、トランジスタMN1と並列に、第2のゲート電荷を引き抜くトランジスタMN2を、プリバッファ6の入力端の電圧と、出力トランジスタMP2のゲート電圧とに基づいてオンオフ制御するよう設け、トランジスタMN1がオン状態にあり、かつ、出力トランジスタMP2のゲート電圧が閾値を超えて生じるゲート電圧変化がおさまった後に、トランジスタMN2をオン動作して、出力トランジスタMP2のゲート電荷を両トランジスタMN1,MN2で引き抜く。【選択図】 図2
請求項（抜粋）：
電界効果型出力トランジスタのゲートにプリバッファを介して電圧を印加することにより、前記電界効果型出力トランジスタをオンオフ制御するスイッチング回路であって、 前記電界効果型出力トランジスタのゲート電圧をフィードバックし、このゲート電圧が閾値を超えて生じる前記電界効果型出力トランジスタのゲート-ドレイン間容量によるゲート電圧変化がおさまる迄は前記プリバッファの出力抵抗が大きくなり、前記ゲート電圧変化がおさまった後は前記出力抵抗が小さくなるよう構成した ことを特徴とする半導体スイッチング回路。
IPC (5件)：
H03K17/04 ,  H02M1/08 ,  H02M3/155 ,  H03K17/16 ,  H03K17/687
FI (5件)：
H03K17/04 E ,  H02M1/08 A ,  H02M3/155 H ,  H03K17/16 H ,  H03K17/687 A
Fターム (33件)：
5H730AA02 ,  5H730AA10 ,  5H730AS01 ,  5H730BB13 ,  5H730DD04 ,  5H730EE13 ,  5H730FD01 ,  5H730FF02 ,  5H740AA05 ,  5H740BA12 ,  5H740BB05 ,  5J055AX02 ,  5J055AX25 ,  5J055AX55 ,  5J055BX16 ,  5J055CX19 ,  5J055DX13 ,  5J055DX14 ,  5J055DX22 ,  5J055DX56 ,  5J055EX02 ,  5J055EY01 ,  5J055EY05 ,  5J055EY10 ,  5J055EY21 ,  5J055EZ00 ,  5J055EZ07 ,  5J055EZ09 ,  5J055EZ10 ,  5J055EZ25 ,  5J055FX01 ,  5J055GX01 ,  5J055GX04
引用特許：
出願人引用 (1件)
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願平3-227401   出願人：セイコー電子工業株式会社
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM