特許
J-GLOBAL ID：200903081050420367

半導体集積回路装置

発明者：
小野 豪一

小野 豪一 について

, 
宮崎 祐行

宮崎 祐行 について

, 
石橋 孝一郎

石橋 孝一郎 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 小川 勝男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-336208
公開番号（公開出願番号）：特開2003-142598
出願日： 2001年11月01日
公開日（公表日）： 2003年05月16日
要約：
【要約】【課題】 回路動作速度だけでなくリーク電流のばらつきをも補償する機構をもった半導体集積回路装置の提供。【解決手段】 CMOSで構成される主回路と、同じくCMOSで構成される主回路のクリティカルパスを模擬し、そのパスの遅延をモニタする遅延モニタ回路11と、PMOSトランジスタとNMOSトランジスタのしきい値電圧差分を検出するPNバランス補償回路13と、遅延モニタ回路11とPNバランス補償回路15の出力を受けて遅延モニタ回路11の動作速度を所望の速度に補償し、PMOSトランジスタとNMOSトランジスタのしきい値電圧差を減少させるようなウェルバイアスを遅延モニタ回路11と主回路に与えるウェルバイアス発生回路25を備える。
請求項（抜粋）：
PMOSトランジスタおよびNMOSトランジスタよりなるCMOSを主体として構成される主回路を構成するための領域の一部に、前記PMOSトランジスタおよびNMOSトランジスタのウェルバイアスを制御するための制御回路を、前記主回路を構成する過程で構成した半導体集積回路装置であって、前記制御回路は前記主回路中に構成されている最長の遅延時間を持つクリティカルパスの遅延時間の設計値からのずれを検出し、且つ、このずれに応じて前記ウェルバイアスを決定する手段を備えるとともに、前記PMOSトランジスタおよびNMOSトランジスタのしきい値電圧の差分を検出する手段を備えて、該差分出力に応じて前記ウェルバイアスを修正する機能を持つものであることを特徴とする半導体集積回路装置。
IPC (5件)：
H01L 21/8238 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 27/092 ,  H03K 17/30
FI (5件)：
H03K 17/30 E ,  H01L 27/08 321 B ,  H01L 27/04 F ,  H01L 27/04 T ,  H01L 27/08 321 L
Fターム (28件)：
5F038BB04 ,  5F038BB05 ,  5F038DF01 ,  5F038DT08 ,  5F038DT12 ,  5F038EZ20 ,  5F048AB03 ,  5F048AB04 ,  5F048AB10 ,  5F048AC03 ,  5F048BB14 ,  5F048BE09 ,  5J055AX00 ,  5J055BX17 ,  5J055CX27 ,  5J055DX22 ,  5J055DX56 ,  5J055EX07 ,  5J055EY01 ,  5J055EZ10 ,  5J055EZ33 ,  5J055EZ50 ,  5J055EZ53 ,  5J055FX19 ,  5J055FX38 ,  5J055GX01 ,  5J055GX02 ,  5J055GX06
引用特許：
出願人引用 (7件)
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願2000-116521   出願人：株式会社日立製作所
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願平5-075931   出願人：日本電気アイシーマイコンシステム株式会社
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願平9-280388   出願人：三菱電機株式会社
全件表示
審査官引用 (7件)
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願2000-116521   出願人：株式会社日立製作所
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願平5-075931   出願人：日本電気アイシーマイコンシステム株式会社
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願平9-280388   出願人：三菱電機株式会社
全件表示

前のページに戻る

TOP

BOTTOM