特許
J-GLOBAL ID:200903081979759504

窒化物系半導体装置

発明者:
出願人/特許権者:
代理人 (8件): 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2004-269955
公開番号(公開出願番号):特開2006-086354
出願日: 2004年09月16日
公開日(公表日): 2006年03月30日
要約:
【課題】高耐圧/低オン抵抗の窒化物系半導体装置を提供する。【解決手段】窒化物系半導体装置は、窒化物系半導体から実質的になる第1半導体層1と、第1半導体層上に配設されたノンドープ若しくは第1導電型の窒化物系半導体から実質的になる第2半導体層2と、を有する。第1及び第2半導体層はヘテロ界面を形成する。第2半導体層上にゲート電極11が配設される。ゲート電極を間に挟むように第2半導体層の表面内に第1及び第2トレンチ3、4が形成される。第1及び第2トレンチの表面内に、第1及び第2半導体層よりも低抵抗の拡散層から実質的になる第1導電型の第3及び第4半導体層5、6が形成される。第3及び4半導体層にソース電極15及びドレイン電極16が電気的に接続される。【選択図】図1
請求項(抜粋):
窒化物系半導体から実質的になる第1半導体層と、 前記第1半導体層上に配設されたノンドープ若しくは第1導電型の窒化物系半導体から実質的になる第2半導体層と、前記第1及び第2半導体層はヘテロ界面を形成することと、 前記第2半導体層上に配設されたゲート電極と、 前記ゲート電極を間に挟むように前記第2半導体層の表面内に形成された第1及び第2トレンチと、 前記第1及び第2トレンチの表面内に形成された、前記第1及び第2半導体層よりも低抵抗の拡散層から実質的になる第1導電型の第3及び第4半導体層と、 前記第3半導体層に電気的に接続されたソース電極と、 前記第4半導体層に電気的に接続されたドレイン電極と、 を具備することを特徴とする窒化物系半導体装置。
IPC (7件):
H01L 29/812 ,  H01L 21/338 ,  H01L 29/06 ,  H01L 29/778 ,  H01L 29/872 ,  H01L 29/47 ,  H01L 29/417
FI (6件):
H01L29/80 F ,  H01L29/06 301F ,  H01L29/80 H ,  H01L29/48 F ,  H01L29/48 D ,  H01L29/50 J
Fターム (28件):
4M104AA04 ,  4M104CC03 ,  4M104FF11 ,  4M104GG08 ,  4M104GG11 ,  4M104GG12 ,  5F102FA01 ,  5F102FA02 ,  5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ10 ,  5F102GL04 ,  5F102GL07 ,  5F102GM04 ,  5F102GM07 ,  5F102GQ01 ,  5F102GR07 ,  5F102GR09 ,  5F102GR15 ,  5F102GR17 ,  5F102GS03 ,  5F102GS07 ,  5F102GV05 ,  5F102HC01 ,  5F102HC10 ,  5F102HC15
引用特許:
出願人引用 (10件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る