特許
J-GLOBAL ID：200903082143916040

ショットキーバリア半導体装置及びその製造方法

発明者：
土居 弥寿彦

土居 弥寿彦 について

, 
山田 康寛

山田 康寛 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 小笠原 史朗
公報種別：公開公報
出願番号（国際出願番号）：特願2006-058246
公開番号（公開出願番号）：特開2007-235064
出願日： 2006年03月03日
公開日（公表日）： 2007年09月13日
要約：
【課題】素子特性及び耐圧性能を確保しつつ、静電気サージ耐量を向上させたショットキーバリア半導体装置及びその製造方法を提供する。【解決手段】高濃度N型半導体基板10の上に、低濃度N型エピタキシャル層11を積層する。次に、イオン注入法等を用いて、低濃度N型エピタキシャル層11の上にボロンを注入し、低濃度P型ガードリング領域14aを形成する。次に、イオン注入法及びアニール処理等を用いて、低濃度P型ガードリング領域14aの表面部分に、低濃度P型ガードリング領域14aを完全に被覆する状態で高濃度P型ガードリング領域14bを形成する。その後、シリコン酸化膜12、バリア金属層13、電極15及び電極16を、順に形成する。【選択図】図1
請求項（抜粋）：
ショットキーバリアが形成された半導体装置であって、 高濃度N型半導体基板と、 前記高濃度N型半導体基板の上に積層された低濃度N型エピタキシャル層と、 前記低濃度N型エピタキシャル層の中に形成された低濃度P型ガードリング領域と、 前記低濃度N型エピタキシャル層の表面部分に、前記低濃度P型ガードリング領域を被覆しかつ前記低濃度P型ガードリング領域よりも浅く形成された高濃度P型ガードリング領域と、 前記低濃度N型エピタキシャル層の表面と前記高濃度P型ガードリング領域とに接する金属層と、 前記低濃度N型エピタキシャル層と前記高濃度P型ガードリング領域の一部とを被覆し、かつ前記金属層に接する絶縁層とで構成される、ショットキーバリア半導体装置。
IPC (2件)：
H01L 29/47 ,  H01L 29/872
FI (1件)：
H01L29/48 E
Fターム (11件)：
4M104AA01 ,  4M104BB02 ,  4M104BB05 ,  4M104BB08 ,  4M104BB09 ,  4M104BB14 ,  4M104BB16 ,  4M104CC03 ,  4M104DD34 ,  4M104FF35 ,  4M104GG03
引用特許：
出願人引用 (1件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願2000-402338   出願人：日本インター株式会社
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM