特許
J-GLOBAL ID：200903082264912964

シリコン・オン・インシュレータ半導体装置及びバイアス電圧発生回路

発明者：
奥村 孝一郎

奥村 孝一郎 について

, 
黒澤 晋

黒澤 晋 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平7-031348
公開番号（公開出願番号）：特開平8-204140
出願日： 1995年01月27日
公開日（公表日）： 1996年08月09日
要約：
【要約】【目的】アクティブ時とスタンバイ時で基体のバイアスを変えて閾値電圧を制御することによりアクティブ時では高速でスタンバイ時では低消費電力を実現する半導体装置及び基体バイアス電圧発生回路の提供。【構成】シリコン・オン・インシュレータ基板上に形成されたNMOSのP型シリコン基体104には、アクティブ時には接地電位より高く且つPN接合の順方向電圧VFより低い電圧を加え、スタンバイ時には接地電位とし、同様にPMOSのN型シリコン基体106には、アクティブ時には電源電圧VDDより低く且つ電源電圧VDDからPN接合の順方向電圧VFを引いた値より高い電圧を加え、スタンバイ時にはVDDとすることにより、アクティブ時におけるMOS型FETの閾値電圧をスタンバイ時における閾値電圧よりも絶対値で低くする。
請求項（抜粋）：
シリコン・オン・インシュレータ基板上に形成した複数のPチャネルMOS型FETと複数のNチャネルMOS型FETと、バイアス電圧発生回路部と、を含み、前記複数のPチャネルMOS型FETのうち少なくとも一部のPチャネルMOS型FETのゲート電極下部のシリコン基体部には、前記バイアス電圧発生回路部からアクティブ時に電源電圧より低い電圧を供給し、スタンバイ時には前記電源電圧を供給するとともに、前記複数のNチャネルMOS型FETのうち少なくとも一部のNチャネルMOS型FETのゲート電極下部のシリコン基体部には、前記バイアス電圧発生回路部からアクティブ時に接地電位より高い電圧を供給し、スタンバイ時には接地電位とする、ように構成したことを特徴とするシリコン・オン・インシュレータ半導体装置。
IPC (10件)：
H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 27/12 ,  H01L 29/78 ,  H01L 29/786 ,  H01L 21/336
FI (7件)：
H01L 27/04 G ,  H01L 27/04 B ,  H01L 27/04 F ,  H01L 27/08 321 B ,  H01L 27/10 681 F ,  H01L 29/78 301 J ,  H01L 29/78 618 Z
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM