特許
J-GLOBAL ID：200903082684249845
半導体素子のキャパシタ製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
三枝 英二 (外8名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-386466
公開番号（公開出願番号）：特開2001-223346
出願日： 2000年12月20日
公開日（公表日）： 2001年08月17日
要約：
【要約】【課題】本発明は、高誘電率の(Ta2O5)1-x-(TiO2)x膜を誘電体膜に用いて高集積素子の動作に必要な静電容量値を十分確保することができ、高集積半導体素子のキャパシタ製造に適した半導体素子のキャパシタ製造方法を提供することにある。【解決手段】所定構造が形成された半導体基板の上部に下部電極を形成する段階と、前記下部電極上に非晶質(Ta2O5)1-x-(TiO2)x膜を形成する段階と、前記非晶質(Ta2O5)1-x-(TiO2)x膜を熱処理する段階と、前記非晶質(Ta2O5)1-x-(TiO2)x膜上に上部電極を形成する段階を含んでなる。
請求項（抜粋）：
所定構造が形成された半導体基板の上部に下部電極を形成する段階;前記下部電極上に非晶質(Ta2O5)1-x-(TiO2)x膜を形成する段階;前記非晶質(Ta2O5)1-x-(TiO2)x膜上に上部電極を形成する段階;を含んでなることを特徴とする半導体素子のキャパシタ製造方法。
IPC (3件)：
H01L 27/108
, H01L 21/8242
, H01L 21/316
H01L 21/316 X
, H01L 27/10 651
, H01L 27/10 621 Z
