特許
J-GLOBAL ID：200903084498781521

半導体記憶装置および半導体集積回路装置用半製品

発明者：
大石 司

大石 司 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-160394
公開番号（公開出願番号）：特開平9-017198
出願日： 1995年06月27日
公開日（公表日）： 1997年01月17日
要約：
【要約】【目的】 簡単な改良により短時間で加速試験を行なうことができるDRAMを提供する。【構成】 このDRAMは、マルチセレクション信号MLTに応答して加速試験時には行アドレス信号RA1,/RA1〜RA4,/RA4にかかわらずすべてのプリデコード信号X1〜X8を活性化する行プリデコーダ121と、マルチセレクション信号に応答して加速試験時には行アドレス信号RA5,/RA5〜RA8,/RA8にかかわらずすべてのデコード信号D1〜Dnを活性化する行デコーダユニットRD1〜RDnとを備える。加速試験時には行アドレス信号にかかわらずすべてのワードドライバWD11〜WD14,WD21〜WD24,WDn1〜WDn4が活性化され、それによりすべてのワード線WLが同時に駆動されるように構成した。
請求項（抜粋）：
通常モードおよびテストモードを有する半導体記憶装置であって、複数のワード線、前記ワード線と交差する複数のビット線、前記ワード線および前記ビット線の交点に対応して設けられ、各々が対応するワード線およびビット線に接続される複数のメモリセル、前記ワード線に対応して設けられ、各々が対応するワード線を駆動する複数の駆動手段、および前記通常モードでは外部から与えられる行アドレス信号に応答して前記駆動手段の1つを選択的に活性化するとともに、前記テストモードでは所定のマルチセレクション信号に応答して前記行アドレス信号にかかわらず前記駆動手段の2つ以上を活性化する活性化手段を備えた半導体記憶装置。
IPC (4件)：
G11C 29/00 303 ,  G11C 11/413 ,  H01L 27/108 ,  H01L 21/8242
FI (3件)：
G11C 29/00 303 B ,  G11C 11/34 341 D ,  H01L 27/10 691
引用特許：
出願人引用 (11件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平5-111334   出願人：松下電器産業株式会社
  • 特開平4-230048
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平4-153482   出願人：株式会社東芝
全件表示
審査官引用 (16件)
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平5-111334   出願人：松下電器産業株式会社
  • 特開平4-230048
  • 半導体記憶装置
    公報種別：公開公報   出願番号：特願平4-153482   出願人：株式会社東芝
全件表示

前のページに戻る

TOP

BOTTOM