特許
J-GLOBAL ID：200903084851163578

pチャネルMOSトランジスタおよびその製造方法

発明者：
島 昌司

島 昌司 について

, 
島宗 洋介

島宗 洋介 について

, 
畑田 明良

畑田 明良 について

, 
片上 朗

片上 朗 について

, 
田村 直義

田村 直義 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-066029
公開番号（公開出願番号）：特開2006-253318
出願日： 2005年03月09日
公開日（公表日）： 2006年09月21日
要約：
【課題】 応力印加により動作速度を向上させたpチャネルMOSトランジスタにおいて、動作速度を、費用を増大させずにさらに向上させる。【解決手段】 シリコン基板上に、チャネル領域に対応して、ゲート絶縁膜を介して形成され、両側壁面上にそれぞれの側壁絶縁膜を担持するゲート電極と、前記基板中、前記側壁絶縁膜の外側に形成された、p型のソースおよびドレイン領域とよりなるpチャネルMOSトランジスタにおいて、前記ソースおよびドレイン領域の各々を、p型の多結晶領域を内包するように形成し、前記多結晶領域に、圧縮応力を蓄積させる。【選択図】 図3
請求項（抜粋）：
シリコン基板と、 前記シリコン基板上に、チャネル領域に対応して、ゲート絶縁膜を介して形成され、両側壁面上にそれぞれの側壁絶縁膜を担持するゲート電極と、 前記基板中、前記側壁絶縁膜の外側に形成された、p型のソースおよびドレイン領域とよりなるpチャネルMOSトランジスタであって、 前記ソースおよびドレイン領域の各々は、p型の多結晶領域を内包し、 前記多結晶領域は、圧縮応力を蓄積することを特徴とするpチャネルMOSトランジスタ。
IPC (3件)：
H01L 21/823 ,  H01L 27/092 ,  H01L 29/78
FI (2件)：
H01L27/08 321E ,  H01L29/78 301S
Fターム (46件)：
5F048AA08 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB11 ,  5F048BB12 ,  5F048BC05 ,  5F048BC15 ,  5F048BC18 ,  5F048BE03 ,  5F048BF06 ,  5F048BF07 ,  5F048BF11 ,  5F048BF16 ,  5F048BG13 ,  5F048DA23 ,  5F140AA01 ,  5F140AA24 ,  5F140AB03 ,  5F140AC01 ,  5F140AC28 ,  5F140BA01 ,  5F140BD09 ,  5F140BF04 ,  5F140BF11 ,  5F140BF18 ,  5F140BG08 ,  5F140BG44 ,  5F140BH14 ,  5F140BH27 ,  5F140BH28 ,  5F140BJ08 ,  5F140BJ11 ,  5F140BJ17 ,  5F140BJ27 ,  5F140BK13 ,  5F140BK18 ,  5F140BK21 ,  5F140BK25 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08 ,  5F140CC12 ,  5F140CF04
引用特許：
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM