特許
J-GLOBAL ID:200903085793503289
半導体装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2006-255884
公開番号(公開出願番号):特開2008-078387
出願日: 2006年09月21日
公開日(公表日): 2008年04月03日
要約:
【課題】不揮発性メモリ構造を有する半導体装置の電気的特性を向上させる。【解決手段】絶縁ゲート電界効果トランジスタ構成の不揮発性メモリセルMC2の電荷保持層であるゲート絶縁膜2を、半導体基板1の主面から順に、シリコン酸化膜により形成された絶縁膜2B1、シリコン窒化膜により形成された絶縁膜2B2、酸素を含むシリコン窒化膜により形成された絶縁膜2B3およびシリコン酸化膜により形成された絶縁膜2B4を積層することで形成した。電荷保持層(絶縁膜2B2)への正孔の注入は、ゲート電極3側から行う。これにより、チャネルと接する界面および絶縁膜2B1に正孔を通過させることなく動作させることができるので、絶縁膜2B1の劣化による書き換え耐性および電荷保持特性の劣化を引き起こすことがなく、高効率な書き換え(書き込み・消去)特性と、安定した電荷保持特性とを実現することができる。【選択図】図11
請求項(抜粋):
半導体基板の主面上に形成されたゲート絶縁膜を電荷保持層として用いる不揮発性メモリ素子を有し、
前記ゲート絶縁膜は、前記半導体基板側から順に、第1絶縁膜、第2絶縁膜、第3絶縁膜および第4絶縁膜を積層した構造を有しており、前記第3絶縁膜は、そのバンドギャップが前記第2絶縁膜のバンドギャップよりも大きく、電荷に対してエネルギー障壁を持つことを特徴とする半導体装置。
IPC (4件):
H01L 21/824
, H01L 29/788
, H01L 29/792
, H01L 27/115
FI (2件):
H01L29/78 371
, H01L27/10 434
Fターム (36件):
5F083EP18
, 5F083EP23
, 5F083EP33
, 5F083EP35
, 5F083EP36
, 5F083EP37
, 5F083EP49
, 5F083EP63
, 5F083EP68
, 5F083ER02
, 5F083ER11
, 5F083ER30
, 5F083GA21
, 5F083JA04
, 5F083JA05
, 5F083JA35
, 5F083JA53
, 5F083MA04
, 5F083MA06
, 5F083MA19
, 5F083MA20
, 5F083NA01
, 5F083PR09
, 5F083PR12
, 5F101BA45
, 5F101BB02
, 5F101BB08
, 5F101BC02
, 5F101BC12
, 5F101BD07
, 5F101BD22
, 5F101BD35
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BH03
引用特許:
出願人引用 (3件)
-
米国特許US6215148号明細書
-
米国特許US5969383号明細書
-
米国特許US6477084号明細書
審査官引用 (6件)
全件表示
前のページに戻る