特許
J-GLOBAL ID：200903085974004446

半導体メモリ素子

発明者：
内山 潔

内山 潔 について

, 
嶋田 恭博

嶋田 恭博 について

, 
有田 浩二

有田 浩二 について

, 
大槻 達男

大槻 達男 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-288373
公開番号（公開出願番号）：特開2002-100743
出願日： 2000年09月22日
公開日（公表日）： 2002年04月05日
要約：
【要約】【課題】 ゲート部の一部が強誘電体層で形成された電界効果型トランジスタを用いた半導体メモリ素子において、メモリ保持特性を改善することを目的とする。【解決手段】 強誘電体層14とゲート電極16間に上部絶縁層15を設けることにより、強誘電体層14からゲート電極16へのリーク電流経路を低減し、リーク電流を大幅に低減することにより、メモリ素子のリテンション特性を改善する。
請求項（抜粋）：
ゲート部の一部が強誘電体層で形成された電界効果型トランジスタを用いた半導体メモリ素子であって、前記ゲート部のゲート電極と前記強誘電体層間および前記強誘電体層とゲートチャネル側半導体間の双方に絶縁層を設けたことを特徴とする半導体メモリ素子。
IPC (4件)：
H01L 27/105 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L 27/10 444 A ,  H01L 29/78 371
Fターム (20件)：
5F001AA01 ,  5F001AA17 ,  5F001AA34 ,  5F001AA63 ,  5F001AD12 ,  5F001AE02 ,  5F001AF06 ,  5F083FR05 ,  5F083FR06 ,  5F083FR07 ,  5F083GA30 ,  5F083JA15 ,  5F083JA17 ,  5F101BA01 ,  5F101BA16 ,  5F101BA36 ,  5F101BA62 ,  5F101BD02 ,  5F101BE05 ,  5F101BF02
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM