特許
J-GLOBAL ID：200903086343060294

半導体装置のフリップチップ実装型ソルダーバンプの製造方法、これにより製造されるソルダーバンプ及びその分析方法

発明者：
許 南 重

許 南 重 について

, 
權 容 煥

權 容 煥 について

, 
朴 鍾 漢

朴 鍾 漢 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-047948
公開番号（公開出願番号）：特開平10-335364
出願日： 1998年02月27日
公開日（公表日）： 1998年12月18日
要約：
【要約】【課題】 銀と錫の合金をソルダーバンプに利用するための半導体装置のフリップチップ実装型ソルダーバンプの製造方法、これにより製造されるソルダーバンプ及びその分析方法を提供すること。【解決手段】 本発明は、素子の特性によってパターンが既に形成された回路基板等に実装させるための半導体装置のフリップチップ実装型ソルダーバンプの製造方法において、(1)境界膜を形成させる境界膜形成段階;(2)フォト工程段階;(3)前記(2)のフォト工程でフォトレジストが除去された領域に銀及び錫を順次鍍金させる鍍金段階;(4)前記フォトレジストを完全に除去させる除去段階;(5)境界膜をエッチングさせるエッチング段階;及び(6)リフロー工程を行い前記(3)の鍍金で順次形成された銀及び錫が所定の比率で混合される合金で形成させる合金形成段階を備えてなることを特徴とする。
請求項（抜粋）：
素子の特性によってパターンが既に形成された回路基板に実装させるための半導体装置のフリップチップ実装型ソルダーバンプの製造方法において、(1)前記半導体基板上に境界膜を形成させる境界膜形成段階;(2)フォトリソグラフィーにより前記(1)の段階で形成された境界膜上の所定の領域のフォトレジストを除去させるフォト工程段階;(3)前記(2)のフォト工程でフォトレジストが除去された領域に銀及び錫を順次鍍金させる鍍金段階;(4)前記(2)のフォト工程で前記半導体基板上に残留したフォトレジストを完全に除去させるフォトレジスト除去段階;(5)前記(4)のフォトレジストの除去で露出された境界膜をエッチングするエッチング段階;及び(6)リフロー工程を行い前記(3)の鍍金段階で順次形成された銀及び錫を所定の比率で混合された合金にする合金形成段階;を備えてなることを特徴とする半導体装置のフリップチップ実装型ソルダーバンプの製造方法。
IPC (4件)：
H01L 21/60 ,  H01L 21/60 311 ,  G01N 21/88 ,  H01L 23/12
FI (7件)：
H01L 21/92 604 B ,  H01L 21/60 311 S ,  G01N 21/88 E ,  H01L 21/92 603 B ,  H01L 21/92 603 D ,  H01L 21/92 604 S ,  H01L 23/12 L
引用特許：
審査官引用 (13件)
全件表示

前のページに戻る

TOP

BOTTOM