特許
J-GLOBAL ID：200903086586431509

半導体装置およびその製造方法

発明者：
大澤 明彦

大澤 明彦 について

, 
馬場 嘉朗

馬場 嘉朗 について

, 
土谷 政信

土谷 政信 について

, 
堀 志津江

堀 志津江 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-200064
公開番号（公開出願番号）：特開平10-178019
出願日： 1997年07月25日
公開日（公表日）： 1998年06月30日
要約：
【要約】【課題】 オン電圧を上昇させることなくキャリアの寿命を制御して高速スイッチング特性を実現することが可能な半導体装置およびその製造方法を提供する。【解決手段】 第1の導電型を有する第1の半導体層1と、第1の半導体層1と接合面を構成するように形成された第2の導電型を有する第2の半導体層4と、第1の半導体層1を介して接合面に対向する第1の電極3と、第2の半導体層4を介して接合面に対向する第2の電極6とを具備し、第1または第2の半導体層1、4中に複数の欠陥層領域5を具備し、欠陥層領域5の間の距離dを、各欠陥層領域5が接触する距離以上とし、欠陥層に起因してキャリアの寿命が短縮される各領域が接触する距離以下とする。
請求項（抜粋）：
第1の導電型を有する第1の半導体層と、この第1の半導体層と接合面を構成するように形成された第2の導電型を有する第2の半導体層と、前記第1の半導体層を介して前記接合面に対向する第1の電極と、前記第2の半導体層を介して前記接合面に対向する第2の電極と、前記第1の半導体層中に互いに分離された複数の欠陥層領域とを具備し、前記欠陥層領域間の距離は、前記欠陥層領域に隣接し、前記欠陥層領域に起因してキャリアの寿命が短縮される領域が接触する距離以下であることを特徴とする半導体装置。
IPC (2件)：
H01L 21/322 ,  H01L 29/74
FI (2件)：
H01L 21/322 L ,  H01L 29/74 F
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM