特許
J-GLOBAL ID：200903087077616768

半導体装置及びその製造方法

発明者：
諸沢 成浩

諸沢 成浩 について

, 
岩田 浩

岩田 浩 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 小池 隆彌
公報種別：公開公報
出願番号（国際出願番号）：特願平11-264962
公開番号（公開出願番号）：特開2000-357666
出願日： 1999年09月20日
公開日（公表日）： 2000年12月26日
要約：
【要約】 (修正有)【課題】 ゲート電極或いはソース/ドレイン領域を構成する多結晶半導体膜の中の結晶欠陥密度を低減して不純物の活性化率を増加して、良好な動作特性を有する半導体装置を提供するとともに、多結晶半導体膜の中の結晶欠陥密度の十分な低減を可能にするアニール処理を行って、上記のような特徴を有する半導体装置を製造する方法を提供する。【解決手段】 不純物を含む多結晶半導体膜を用いた半導体装置の製造方法は、不純物を多結晶半導体膜中に導入して、酸化雰囲気中で膜を熱処理することにより、酸化と該不純物の活性化とを同時に行う。或いは、多結晶半導体膜を堆積し、酸化された多結晶半導体膜に不純物を導入した後に、不純物の活性化のためのアニール処理を行う。上記多結晶膜は例えば多結晶Si膜であり、非晶質Si膜を堆積し結晶化させた膜でもよく、また不純物はP,B,As,Sbなどである。結晶欠陥密度は約1×1018cm-3以下が好ましい。
請求項（抜粋）：
不純物を含む多結晶半導体膜を用いた半導体装置の製造方法であって、該不純物を該多結晶半導体膜の中に導入する工程と、酸化雰囲気中で該多結晶半導体膜を熱処理することにより、酸化と該不純物の活性化とを同時に行う工程と、を包含する、半導体装置の製造方法。
IPC (6件)：
H01L 21/265 ,  H01L 21/28 301 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78 ,  H01L 21/336
FI (7件)：
H01L 21/265 602 A ,  H01L 21/28 301 D ,  H01L 27/08 321 E ,  H01L 27/08 321 F ,  H01L 29/78 301 G ,  H01L 29/78 301 S ,  H01L 29/78 301 P
Fターム (39件)：
4M104BB01 ,  4M104BB37 ,  4M104BB40 ,  4M104CC05 ,  4M104DD23 ,  4M104DD43 ,  4M104DD79 ,  4M104DD80 ,  4M104DD92 ,  4M104EE09 ,  4M104EE17 ,  4M104GG10 ,  4M104HH16 ,  5F040DA05 ,  5F040DA10 ,  5F040DB03 ,  5F040DC01 ,  5F040EC06 ,  5F040EC07 ,  5F040EF02 ,  5F040EH03 ,  5F040FA07 ,  5F040FB02 ,  5F040FB04 ,  5F040FC11 ,  5F048AA08 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BC06 ,  5F048BE03 ,  5F048BF04 ,  5F048BF05 ,  5F048BF06 ,  5F048BG01 ,  5F048DA19 ,  5F048DA27 ,  5F048DB04 ,  5F048DB06
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM