特許
J-GLOBAL ID：200903087722657245

入出力バッファ、入力バッファ及び出力バッファ

発明者：
谷島 秀明

谷島 秀明 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について

, 
富士通ヴィエルエスアイ株式会社

富士通ヴィエルエスアイ株式会社 について


代理人 (2件)： 恩田 博宣 ,  恩田 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2002-159696
公開番号（公開出願番号）：特開2004-007212
出願日： 2002年05月31日
公開日（公表日）： 2004年01月08日
要約：
【課題】動作電源の供給時/非供給時に関わらず、外部から入力される電圧信号に対して回路を保護することのできる入出力バッファを提供すること。【解決手段】入出力バッファは、外部から入力される電圧信号EBを高電位電源VDEに対応する適切な電位に変換して基準電源VD0を生成する電源作成回路16を備える。電源作成回路16は、ダイオード接続されたトランジスタPt11〜Pt15を備え、それらトランジスタPt11〜Pt15のバックゲートは高電位電源VDE及び低電位電源VSS以外の電位を持つノードに接続されている。これにより、高電位電源VDEの供給時/非供給時に関わらず、外部からの電圧信号EBの入力時には各トランジスタPt11〜Pt15のゲート-バックゲート間に高電圧が印加されることが防止される【選択図】 図5
請求項（抜粋）：
高電位電源及び低電位電源に接続され、外部から入力される外部電圧信号の電位を前記高電位電源に対応する電位に変換して基準電源を生成する基準電源生成手段を備えた入出力バッファにおいて、 前記基準電源生成手段は、前記高電位電源の非供給時に前記外部電圧信号の電位を所定電位まで電圧降下させて前記基準電源を生成するための複数のMOSトランジスタからなる保護手段を備え、前記複数のMOSトランジスタのバックゲートは前記高電位電源及び低電位電源以外の電位を持つノードに接続されてなることを特徴とする入出力バッファ。
IPC (4件)：
H03K19/0175 ,  H03F1/52 ,  H03F1/56 ,  H03K19/003
FI (5件)：
H03K19/00 101S ,  H03F1/52 B ,  H03F1/56 ,  H03K19/003 E ,  H03K19/00 101K
Fターム (35件)：
5J032AA02 ,  5J032AA06 ,  5J032AB02 ,  5J032AC18 ,  5J056AA01 ,  5J056AA04 ,  5J056BB43 ,  5J056BB46 ,  5J056CC00 ,  5J056CC03 ,  5J056CC09 ,  5J056DD13 ,  5J056DD28 ,  5J056DD55 ,  5J056EE12 ,  5J056KK02 ,  5J091AA01 ,  5J091AA45 ,  5J091CA56 ,  5J091CA89 ,  5J091FA01 ,  5J091HA10 ,  5J091HA17 ,  5J091HA19 ,  5J091HA25 ,  5J091KA03 ,  5J091KA04 ,  5J091KA11 ,  5J091KA17 ,  5J091KA33 ,  5J091KA36 ,  5J091KA37 ,  5J091KA38 ,  5J091MA22 ,  5J091TA01
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM