特許
J-GLOBAL ID：200903088637460161

半導体装置及びその製造方法

発明者：
伊東 豊二

伊東 豊二 について

, 
藤井 英治

藤井 英治 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-091298
公開番号（公開出願番号）：特開2003-289134
出願日： 2002年03月28日
公開日（公表日）： 2003年10月10日
要約：
【要約】【課題】 容量素子を有する半導体装置の1容量素子当たりの面積を縮小できるようにする。【解決手段】 下部電極16、容量絶縁膜17及び上部電極18からなる容量素子19は、MOSトランジスタ30のソース拡散領域30a上に設けられた導電性プラグ13のさらに上方に位置するように設けられている。また、容量絶縁膜17は、第2の層間絶縁膜15に設けられた酸素バリア膜14を露出する開口部15aの底面及び壁面上に沿って形成されており、その結果、導電性プラグ13の貫通方向に屈曲する屈曲部17aが形成される。
請求項（抜粋）：
絶縁膜を貫通する導電性プラグと、前記絶縁膜の上に、前記導電性プラグと電気的に接続され且つ前記導電性プラグを覆うように形成された導電性の酸素バリア膜と、前記酸素バリア膜の上に形成され、前記酸素バリア膜と接続された下部電極と、前記下部電極の上に該下部電極に沿って形成された容量絶縁膜と、前記容量絶縁膜の上に該容量絶縁膜に沿って形成された上部電極とを備え、前記容量絶縁膜は、前記導電性プラグの貫通方向に屈曲する屈曲部を有していることを特徴とする半導体装置。
IPC (3件)：
H01L 27/105 ,  H01L 21/8242 ,  H01L 27/108
FI (4件)：
H01L 27/10 444 B ,  H01L 27/10 651 ,  H01L 27/10 621 C ,  H01L 27/10 621 B
Fターム (23件)：
5F083AD24 ,  5F083AD31 ,  5F083AD42 ,  5F083AD49 ,  5F083GA09 ,  5F083GA25 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA56 ,  5F083JA57 ,  5F083MA06 ,  5F083MA17 ,  5F083NA01 ,  5F083PR03 ,  5F083PR10 ,  5F083PR12 ,  5F083PR33 ,  5F083PR39 ,  5F083PR40
引用特許：
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM