特許
J-GLOBAL ID：200903088645750985
強誘電体又はエレクトレットメモリ回路
発明者：
,
出願人/特許権者：
代理人 (4件)：
浅村 皓
, 浅村 肇
, 安藤 克則
, 亀岡 幹生
公報種別：公表公報
出願番号（国際出願番号）：特願2003-546352
公開番号（公開出願番号）：特表2005-510078
出願日： 2002年11月22日
公開日（公表日）： 2005年04月14日
要約：
強誘電体又はエレクトレットメモリ回路(C)、特に耐疲労性が改善された強誘電体又はエレクトレットメモリ回路において、好ましくはポリマー又はオリゴマーのメモリ材料の、強誘電体又はエレクトレットメモリセルが第1及び第2の電極材料に接触しており、電極材料又はメモリ材料のいずれかに含まれ、また、移動性の荷電及び/又は中性粒子の形態で、電極とメモリ材料の間を移動する傾向を示す原子又は分子化学種であって、双方にとって有害でありうるものを、物理的及び/又は化学的に大量に組み入れることができる、少なくとも1種の機能材料を少なくとも一方の電極が含む。前記の性質をもつ機能材料は、この種の移動の悪影響を全て打ち消すのに役立ち、メモリセルの耐疲労性を向上させるであろう。マトリックスアドレス指定可能メモリ素子に使用され、メモリセルは、強誘電体又はエレクトレット薄膜メモリ材料の大域層の個別の部分として形成される。
請求項（抜粋）：
ヒステリシスを示し、所定の分極値をもつ正又は負の分極状態に分極させることが可能なメモリ材料(2)を有する強誘電体又はエレクトレットメモリセル、並びに、未分極メモリセルを分極させる、あるいは前記メモリセルの1つの分極状態とその反対の分極状態間のスイッチングを引き起こす、あるいは分極状態又はその値の一時的変化を前記メモリセルに引き起こす電位差を、適当な電圧をこれらの電極に加えることにより、前記メモリ材料(2)を挟んで発生させることができるように配置されて、前記メモリ材料に直接又は間接的に接触している第1及び第2の電極(1a、1b)を備える、強誘電体又はエレクトレットメモリ回路(C)、特に耐疲労性が向上した強誘電体又はエレクトレットメモリ回路であって、
前記電極材料又は前記メモリセルの前記メモリ材料(2)のいずれかに含まれ、また、移動性の荷電及び(又は)中性粒子の形態で、前記電極材料から前記メモリ材料(2)へ、あるいは後者から前者へ移動する傾向を示す原子又は分子化学種を、物理的及び(又は)化学的に大量に組み入れることができる、少なくとも1種の機能材料(3)を、前記電極(1a;1b)の少なくとも一方が含むことにより、前記電極材料又は前記メモリセルの前記メモリ材料(2)のいずれかの機能特性への悪影響を打ち消すことができることを特徴とする、前記強誘電体又はエレクトレットメモリ回路(C)。
IPC (1件)：
FI (1件)：
Fターム (15件)：
5F083FR01
, 5F083GA21
, 5F083JA01
, 5F083JA31
, 5F083JA35
, 5F083JA36
, 5F083JA37
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA42
, 5F083JA43
, 5F083PR21
, 5F083PR22
, 5F083PR23
