特許
J-GLOBAL ID：200903088726374694

薄膜トランジスタおよびその製造方法

発明者：
蔡 基成

蔡 基成 について


出願人/特許権者：
株式会社フロンテック

株式会社フロンテック について


代理人 (1件)： 志賀 正武 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-031028
公開番号（公開出願番号）：特開平9-232578
出願日： 1996年02月19日
公開日（公表日）： 1997年09月05日
要約：
【要約】【課題】 本発明は、薄膜トランジスタとしてのオフ時のリーク電流を少なくすることができて信頼性を向上できるとともに、リーク電流の少ない薄膜トランジスタを製造時の条件を従来と大きく変えることなく容易に製造できる方法を提供することを目的とする。【解決手段】 本発明は、左右の半導体部26、27に挟まれたチャネル部10を有する半導体層21が基板20に形成され、チャネル部上に絶縁部22を介してゲート電極23が形成され、前記左右の半導体部26、27に前記絶縁部22を左右から挟むようにシリサイド層28、29が形成され、前記半導体部26、27に前記シリサイド層28、29の端部よりも絶縁部22側に延出する延出部26a、27aが形成され、シリサイド層28、29が半導体部26、27の延出部26a、27aを介してチャネル部10に隣接されてなるものである。
請求項（抜粋）：
左右の半導体部に挟まれたチャネル部を有する半導体層が基板に形成され、チャネル部上に絶縁部を介してゲート電極が形成され、前記左右の半導体部に前記絶縁部を左右から挟むようにシリサイド層が形成され、前記半導体部に前記シリサイド層の端部よりも絶縁部側に延出する延出部が形成され、シリサイド層が半導体部の延出部を介してチャネル部に隣接されてなることを特徴とする薄膜トランジスタ。
IPC (3件)：
H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500
FI (4件)：
H01L 29/78 616 M ,  G02F 1/136 500 ,  H01L 29/78 616 V ,  H01L 29/78 617 S
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM