特許
J-GLOBAL ID：200903089729797320
電源ノイズ解析方法
発明者：
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2003-194420
公開番号（公開出願番号）：特開2005-031850
出願日： 2003年07月09日
公開日（公表日）： 2005年02月03日
要約：
【課題】本発明は、プリント基板の影響を考慮して半導体集積回路内部の電源ノイズを解析すると共に、半導体集積回路から発生するプリント基板上の電源ノイズを解析することが可能な電源ノイズ解析方法を提供することを目的とする。【解決手段】電源ノイズ解析方法は、半導体集積回路を複数の第1の単位領域に分割し、各第1の単位領域について電源配線及び電流消費を簡略化した電源網及び電流源で表し、電源網及び電流源を複数の第1の単位領域について纏めることで半導体集積回路の全体のモデルを求め、半導体集積回路が搭載されるプリント基板を複数の第2の単位領域に分割し、各第2の単位領域について電源層を電源網で表し、複数の第2の単位領域について電源網を纏めることでプリント基板の全体のモデルを求め、半導体集積回路の全体のモデル及びプリント基板の全体のモデルを結合して回路方程式を解く各段階を含む。【選択図】図5
請求項（抜粋）：
半導体集積回路を複数の第1の単位領域に分割し、
各第1の単位領域について電源配線及び電流消費を簡略化した電源網及び電流源で表し、
該電源網及び電流源を該複数の第1の単位領域について纏めることで該半導体集積回路の全体のモデルを求め、
該半導体集積回路が搭載されるプリント基板を複数の第2の単位領域に分割し、
各第2の単位領域について電源層を電源網で表し、
該複数の第2の単位領域について該電源網を纏めることで該プリント基板の全体のモデルを求め、
該半導体集積回路の全体のモデル及び該プリント基板の全体のモデルを結合して回路方程式を解く
各段階を含むことを特徴とする電源ノイズ解析方法。
IPC (2件)：
FI (2件)：
G06F17/50 666V
, H01L21/02 Z
5B046AA08
, 5B046BA04
, 5B046JA10
