特許
J-GLOBAL ID：200903089898307570
半導体装置の製造方法
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2006-001802
公開番号（公開出願番号）：特開2007-184426
出願日： 2006年01月06日
公開日（公表日）： 2007年07月19日
要約：
【課題】基板を個片化する場合のチッピングの発生を抑制し、信頼性の良好な半導体装置を製造する半導体装置の製造方法を提供する。【解決手段】第1の基板に半導体素子が実装された構造を有する半導体装置の製造方法であって、前記半導体素子が実装された前記第1の基板と、当該第1の基板と異なる材料よりなる第2の基板とを接合して当該半導体素子を封止する第1の工程と、前記第1の基板に第1の溝部を、前記第2の基板に第2の溝部を形成する第2の工程と、前記第1の溝部と前記第2の溝部の間をへき開することにより、前記第1の基板と前記第2の基板を個片化する第3の工程と、を有することを特徴とする半導体装置の製造方法。【選択図】図2M
請求項（抜粋）：
第1の基板に半導体素子が実装された構造を有する半導体装置の製造方法であって、
前記半導体素子が実装された前記第1の基板と、当該第1の基板と異なる材料よりなる第2の基板とを接合して当該半導体素子を封止する第1の工程と、
前記第1の基板に第1の溝部を、前記第2の基板に第2の溝部を形成する第2の工程と、
前記第1の溝部と前記第2の溝部の間をへき開することにより、前記第1の基板と前記第2の基板を個片化する第3の工程と、を有することを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (3件)：
H01L23/02 J
, H01L23/02 F
, H01L33/00 N
5F041DA03
, 5F041DA09
, 5F041DA13
, 5F041DA20
, 5F041DA61
出願人引用 (2件)
審査官引用 (8件)
全件表示
前のページに戻る
